本發(fā)明涉及半導體器件，具體涉及一種功率器件及其形成方法。

背景技術：

1、sic基功率器件作為新型功率開關器件，對比傳統(tǒng)si基功率器件能夠在更苛刻的環(huán)境如高溫高壓下實現(xiàn)更快的開關速度、更高的器件效率和更低的導通電阻，在功率市場上正展現(xiàn)出巨大的潛力，特別是光伏發(fā)電、新能源汽車、高端電源等領域，其市場占有率不斷提高。影響sic功率器件性能的一個關鍵要素是比導通電阻(單位芯片面積導通電阻)，比導通電阻包括多個串聯(lián)的分布電阻，其中溝道電阻占比較大，特別是在低壓器件中。由于sic基器件的柵氧化層質(zhì)量比si基器件稍差，反型層電子遷移率不高，因此現(xiàn)有技術的平面型mosfet一般采用短溝道來降低溝道電阻，然而這種方式有一定的限度和風險，且由于平面型mosfet存在典型的jfet區(qū)，其電阻占比也較高，使得最終的比導通電阻也較高。

2、由于sic材料具有晶體多型和各向異性的特點，晶型間電子遷移率在{0001}平面內(nèi)(μ⊥)和c軸方向<0001>上(μ∥)各不相同，4h-sic的μ∥和μ⊥分別約為1200和1000cm2/v·s，因此溝槽型結構可在一定程度上緩解mos結構反型電子遷移率較低的問題。通過將溝道放置于c軸方向，一方面可以減小元胞尺寸，提高溝道密度，另一方面，由于jfet區(qū)被消除，整體的導通電阻可以進一步降低。然而，根據(jù)高斯定理，sic基mosfet功率器件中柵氧化層表面承受的電場強度約是其對應的sic表面電場強度的2.5倍，由于反向偏置時溝槽區(qū)的底角電場相對更集中，會導致溝槽型的功率器件的柵氧化層在底角位置處會承受極大的電場應力，引發(fā)提前擊穿以及長期的可靠性問題。

技術實現(xiàn)思路

1、因此，本發(fā)明提供一種功率器件，以解決溝槽型sic基功率器件柵氧化層底角處可靠性不佳，容易出現(xiàn)擊穿的問題。

2、本發(fā)明提供一種功率器件，包括：柵極區(qū)；所述柵極區(qū)位于阱區(qū)之中；柵氧化層；所述柵氧化層全包圍所述柵極區(qū)；溝槽區(qū)；所述溝槽區(qū)包圍所述柵氧化層的至少部分底部和部分側部；所述溝槽區(qū)的頂部和側部被阱區(qū)包圍，且所述阱區(qū)自所述溝槽區(qū)的側部底角邊向所述溝槽區(qū)底面中心延伸，對所述溝槽區(qū)的底角形成包圍結構；阱區(qū)；所述阱區(qū)包圍所述溝槽區(qū)側部和部分底部，與所述溝槽區(qū)共同對所述柵氧化層的底角形成包圍結構；所述柵氧化層將所述柵極區(qū)與所述溝槽區(qū)和所述阱區(qū)間隔。

3、可選的，本發(fā)明的功率器件還包括：襯底層；所述襯底層為第一導電類型高摻雜區(qū)；外延層；所述外延層位于所述襯底層表面，為第一導電類型低摻雜區(qū)；所述阱區(qū)部分位于所述外延層中，部分位于所述外延層表面；所述阱區(qū)為第二導電類型低摻雜區(qū)；所述阱區(qū)包圍所述溝槽區(qū)高于所述外延層的部分的底部；源極區(qū)；所述源極區(qū)位于所述阱區(qū)表面，且位于所述柵氧化層側部；所述源極區(qū)為第一導電類型重摻雜區(qū)；所述柵氧化層還將所述柵極區(qū)所述與源極區(qū)間隔；歐姆接觸區(qū)；所述歐姆接觸區(qū)位于所述阱區(qū)表面，且位于所述源極區(qū)側部；所述歐姆接觸區(qū)為第二導電類型重摻雜區(qū)；第一電極，位于所述襯底層背向所述外延層的一側表面；第二電極，位于所述柵氧化層背向所述襯底層的一側表面，且向側部延伸覆蓋所述源極區(qū)背向所述襯底層一側表面和所述歐姆接觸區(qū)背向所述襯底層一側表面；所述溝槽區(qū)為第一導電類型區(qū)。

4、可選的，本發(fā)明的功率器件還包括：襯底層；所述襯底層為第一導電類型高摻雜區(qū)；外延層；所述外延層位于所述襯底層表面，為第一導電類型低摻雜區(qū)；所述阱區(qū)位于所述外延層表面；所述阱區(qū)為第二導電類型低摻雜區(qū)；源極區(qū)；所述源極區(qū)位于所述阱區(qū)表面，且位于所述柵氧化層側部；所述源極區(qū)為第一導電類型重摻雜區(qū)；所述柵氧化層還將所述柵極區(qū)所述與源極區(qū)間隔；歐姆接觸區(qū)；所述歐姆接觸區(qū)位于所述阱區(qū)表面，且位于所述源極區(qū)側部；所述歐姆接觸區(qū)為第二導電類型重摻雜區(qū)；第一電極，位于所述襯底層背向所述外延層的一側表面；第二電極，位于所述柵氧化層背向所述襯底層的一側表面，且向側部延伸覆蓋所述源極區(qū)背向所述襯底層一側表面和所述歐姆接觸區(qū)背向所述襯底層一側表面；所述溝槽區(qū)為第一導電類型區(qū)。

5、可選的，所述阱區(qū)向所述溝槽區(qū)的底面中心延伸的側端，自同側的所述柵氧化層所在的豎直平面向所述溝槽區(qū)的底面中心延伸±0.8μm。

6、可選的，所述溝槽區(qū)完全覆蓋所述柵氧化層的底面；或者，所述溝槽區(qū)自所述柵氧化層一側的側部底角邊向?qū)妊由臁?/p>

7、可選的，本發(fā)明的功率器件還包括：間隔區(qū)，位于所述柵氧化層的底面，將所述柵氧化層的底面與所述溝槽區(qū)形成間隔；所述間隔區(qū)與所述溝槽區(qū)為不同的導電類型區(qū)。

8、可選的，所述歐姆接觸區(qū)還延伸覆蓋所述阱區(qū)的側部；所述第二電極還延伸覆蓋所述阱區(qū)的側部的所述歐姆接觸區(qū)的側部。

9、本發(fā)明還提供一種本發(fā)明提供的功率器件的形成方法，包括以下步驟：形成阱區(qū)；在所述阱區(qū)中形成溝槽區(qū)；在所述溝槽區(qū)中形成柵極區(qū)和柵氧化層；所述柵氧化層全包圍所述柵極區(qū)，將所述柵極區(qū)與所述阱區(qū)間隔；所述溝槽區(qū)包圍所述柵氧化層的至少部分底部和部分側部；所述溝槽區(qū)的頂部和側部被阱區(qū)包圍，且所述阱區(qū)自所述溝槽區(qū)的側部底角邊向所述溝槽區(qū)底面中心延伸，對所述溝槽區(qū)的底角形成包圍結構。

10、可選的，本發(fā)明的功率器件的形成方法，包括以下步驟：提供半導體襯底作為襯底層；在所述半導體襯底一側表面形成外延層；在所述外延層背向所述襯底層一側形成第一初始阱區(qū)；在所述第一初始阱區(qū)背向所述襯底層一側形成初始源極區(qū)；在所述初始源極區(qū)的側部形成歐姆接觸區(qū)；形成第一硬掩模層，所述第一硬掩模層覆蓋所述歐姆接觸區(qū)的表面和部分所述初始源極區(qū)的表面；以所述第一硬掩模層為掩模，對所述外延層進行離子注入，在所述外延層中形成第二初始阱區(qū)；所述第二初始阱區(qū)的上表面和所述第一初始阱區(qū)的下表面連接，共同構成初始阱區(qū)；在所述第一硬掩模層的內(nèi)側側部沉積刻蝕形成第一側墻；以所述第一硬掩模層和所述第一側墻為掩模，對所述初始阱區(qū)進行離子注入，在所述第二初始阱區(qū)中形成第一初始溝槽區(qū)；在所述第一側墻的內(nèi)側側部沉積刻蝕形成第二側墻；以所述第一硬掩模層、所述第一側墻和所述第二側墻為掩模，對暴露出的所述第一初始溝槽區(qū)繼續(xù)離子注入，在所述第一初始溝槽區(qū)底部形成第二初始溝槽區(qū)；所述第二初始溝槽區(qū)的底部接觸所述外延層；所述第一初始溝槽區(qū)的底部接觸所述第二初始溝槽區(qū)側部剩余的所述第二初始阱區(qū)；以所述第一硬掩模層、所述第一側墻和所述第二側墻為掩模，刻蝕槽口，所述槽口貫穿所述初始源極區(qū)、所述第一初始阱區(qū)，深入所述第一初始溝槽區(qū)；剩余的所述初始源極區(qū)構成源極區(qū)；剩余的所述第一初始溝槽區(qū)和所述第二初始溝槽區(qū)構成所述溝槽區(qū)；剩余的所述第一初始阱區(qū)和剩余的所述第二初始阱區(qū)構成所述阱區(qū)；所述阱區(qū)對所述溝槽區(qū)的底角形成包圍結構；在所述槽口中形成所述柵極區(qū)和所述柵氧化層；所述柵氧化層全包圍所述柵極區(qū)，將所述柵極區(qū)與所述溝槽區(qū)、所述源極區(qū)、所述阱區(qū)完全隔離；在所述襯底層背向所述外延層一側表面形成第一電極；在所述柵氧化層背向所述襯底層的一側表面形成第二電極，且所述第二電極向側部延伸覆蓋所述源極區(qū)背向所述襯底層一側表面和所述歐姆接觸區(qū)背向所述襯底層一側表面。

11、可選的，本發(fā)明的功率器件的形成方法包括以下步驟：提供半導體襯底作為襯底層；在所述半導體襯底一側表面形成外延層；在所述外延層背向所述襯底層一側形成第一初始阱區(qū)；在所述第一初始阱區(qū)背向所述襯底層一側形成初始源極區(qū)；在所述初始源極區(qū)的側部形成歐姆接觸區(qū)；形成第一硬掩模層，所述第一硬掩模層覆蓋所述歐姆接觸區(qū)的表面和所述初始源極區(qū)的表面；刻蝕槽口，所述槽口貫穿所述第一硬掩模層、所述初始源極區(qū)和所述第一初始阱區(qū)，并深入所述外延層；剩余的所述初始源極區(qū)構成源極區(qū)；以所述第一硬掩模層為掩模，離子注入所述外延層的所述槽口的底部和側壁，在所述外延層中形成初始溝槽區(qū)；去除所述第一硬掩模層；形成第二硬掩模層，所述第二硬掩模層覆蓋所述歐姆接觸區(qū)的表面和所述源極區(qū)的表面以及所述槽口的底部；刻蝕所述第二硬掩模層，形成位于所述歐姆接觸區(qū)的表面和所述源極區(qū)的表面的第三硬掩模層和位于所述槽口中的第四硬掩模層；所述第三硬掩模層與所述槽口的開口邊緣之間存在間隔；所述第四硬掩模層與所述槽口的側壁之間存在間隔；以所述第三硬掩模層和所述第四硬掩模層為掩模，離子注入所述外延層和所述初始溝槽區(qū)，形成包圍所述初始溝槽區(qū)側部和至少部分所述初始溝槽區(qū)底部的第二阱區(qū)；剩余的所述初始溝槽區(qū)構成所述溝槽區(qū)；剩余的所述第一初始阱區(qū)構成第一阱區(qū)，和所述第二阱區(qū)共同構成所述阱區(qū)，所述阱區(qū)對所述溝槽區(qū)的底角形成包圍結構；去除所述第三掩膜層和所述第四掩模層；在所述槽口中形成所述柵極區(qū)和所述柵氧化層；所述柵氧化層全包圍所述柵極區(qū)，將所述柵極區(qū)與所述溝槽區(qū)、所述源極區(qū)、所述阱區(qū)完全隔離；在所述襯底層背向所述外延層一側表面形成第一電極；在所述柵氧化層背向所述襯底層的一側表面形成第二電極，且所述第二電極向側部延伸覆蓋所述源極區(qū)背向所述襯底層一側表面和所述歐姆接觸區(qū)背向所述襯底層一側表面。

12、本發(fā)明的技術方案，具有如下優(yōu)點：

13、本發(fā)明提供的功率器件，通過阱區(qū)和溝槽區(qū)對柵氧化層的底角形成包圍結構，可以在反向耐壓時相互耗盡，形成空間電荷區(qū)，從而屏蔽高電場對柵氧化層的影響，提高器件的可靠性。并且可以通過調(diào)整包圍溝槽區(qū)的阱區(qū)的摻雜濃度，降低包圍區(qū)域的電流路徑的導通電阻，獲得更低的器件導通電阻。

14、本發(fā)明提供的本發(fā)明提供的功率器件的形成方法，可以形成本發(fā)明提供的功率器件。通過阱區(qū)和溝槽區(qū)對柵氧化層的底角形成包圍結構，可以在反向耐壓時相互耗盡，形成空間電荷區(qū)，從而屏蔽高電場對柵氧化層的影響，提高器件的可靠性。此外可以通過調(diào)整包圍溝槽區(qū)的阱區(qū)的摻雜濃度，降低包圍區(qū)域的電流路徑的導通電阻，獲得更低的器件導通電阻。