專(zhuān)利名稱(chēng)：槽形柵靜電感應(yīng)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種槽形柵靜電感應(yīng)器件，屬于半導(dǎo)體制造技術(shù)領(lǐng)域。
靜電感應(yīng)器件又稱(chēng)結(jié)型功率場(chǎng)效應(yīng)器件，它具有高壓、大電流、高頻等一系列優(yōu)異的性能，有著廣闊的應(yīng)用前景和發(fā)展前途。
靜電感應(yīng)器件包括靜電感應(yīng)晶體管(Static Induction Transistor.簡(jiǎn)稱(chēng)SIT)、靜電感應(yīng)晶閘管(Static Induction THyristor.簡(jiǎn)稱(chēng)SITH)、雙極型靜電感應(yīng)晶體管(Bipolar Static Induction Transistor.簡(jiǎn)稱(chēng)BSIT)等等，SITH又稱(chēng)為場(chǎng)控晶閘管(Field Controlled Thyristor簡(jiǎn)稱(chēng)FCT)。
槽形柵靜電感應(yīng)器件是近幾年發(fā)展起來(lái)的新一類(lèi)靜電感應(yīng)器件，與舊有的表面柵靜電感應(yīng)器件和埋柵靜電感應(yīng)器件相比，槽形柵靜電感應(yīng)器件具有電流能力強(qiáng)、電參數(shù)一致性好、易于批量生產(chǎn)的優(yōu)點(diǎn)。
槽形柵靜電感應(yīng)器件的基本結(jié)構(gòu)可參考圖4～6在下層為低阻層42、上層為高阻層41的硅襯底片4的上表面有N+型源區(qū)3，硅襯底片4的上表面上開(kāi)有許多條槽5，在每條槽5的底部有P+型柵區(qū)6，柵區(qū)6的上面有柵電極7，硅襯底片4的下層低阻層42是漏區(qū)。漏區(qū)42可以是N+型，也可以是P+型。源區(qū)3的上面有源電極1，漏區(qū)42的下面有漏電極8。
現(xiàn)有的槽形柵靜電感應(yīng)器件以歐洲專(zhuān)利EP701288、日本專(zhuān)利JP平8-316494、日本專(zhuān)利JP平8-316492、美國(guó)專(zhuān)利US5686330為代表。
歐洲專(zhuān)利EP701288的槽形柵靜電感應(yīng)器件的剖面圖如圖4所示。其源電極1(原文稱(chēng)導(dǎo)電塊)是用壓接方法壓在源區(qū)3上的一塊厚金屬板，在壓焊以前要經(jīng)過(guò)表面化學(xué)機(jī)械拋光，進(jìn)行嚴(yán)格的化學(xué)清洗，在高溫高壓下把襯底和金屬板壓接在一起。工藝十分復(fù)雜，所需設(shè)備要求相當(dāng)精密，所以這種壓接的方法只適合于一個(gè)大圓片硅襯底只做一只管子的那種高功率的靜電感應(yīng)器件，不適合一個(gè)大圓片硅襯底制作成百上千個(gè)那些中小功率的靜電感應(yīng)器件。
日本專(zhuān)利JP平8-316494和JP平8-316492的槽形柵靜電感應(yīng)器件的剖面圖如圖5所示。它的槽形柵區(qū)6的上面有柵金屬層7，柵金屬層7與硅襯底片4之間有絕緣層11隔開(kāi)。在這種結(jié)構(gòu)中，柵金屬層7與源電極1是用電子束蒸發(fā)或磁控濺射方法在硅襯底片4上同時(shí)生長(zhǎng)出來(lái)的同一層金屬，并用光刻和等離子刻蝕(即RIE)的方法相互分離而形成的。由于光刻尺寸受線條分辨率和套刻間距的限制，使源電極1的金屬層與柵金屬層7之間的距離不可能做得太小，因而使兩個(gè)相鄰的槽5的間距也不可能做得很小。由于在靜電感應(yīng)器件中，槽柵的距離越小，其電流能力越大，開(kāi)關(guān)速度越快，電流均勻性越好，因此該專(zhuān)利的電流能力、開(kāi)關(guān)速度、電流均勻性受到限制，而且RIE金屬層非常困難，所需設(shè)備昂貴，生產(chǎn)效率低下，維修費(fèi)用很高，大大增加了生產(chǎn)成本。
美國(guó)專(zhuān)利US5686330的槽形柵靜電感應(yīng)器件的剖面圖如圖6所示。該專(zhuān)利使柵金屬層和源金屬層得以自動(dòng)分離的自對(duì)準(zhǔn)技術(shù)，是以挖陡直的深槽(10～16um)為基礎(chǔ)的，刻陡直的深槽不僅需要昂貴的設(shè)備、較長(zhǎng)的工時(shí)，而且會(huì)產(chǎn)生很大的應(yīng)力，使器件在高壓下的漏電劇增，需要采用很多相關(guān)措施才能減少漏電。此外，該專(zhuān)利也是用壓接的方法把電總線板2壓在源電極1上引出到管腿上的，這種結(jié)構(gòu)也不適合中小功率靜電感應(yīng)器件。
以上三種形式的槽形柵靜電感應(yīng)器件，其源區(qū)是直接往硅襯片上擴(kuò)磷形成的，因?yàn)榱椎谋砻鏉舛炔粫?huì)超過(guò)磷在硅中的固溶度，這就影響了載流子的發(fā)射效率，限制了器件的電流密度和正向?qū)щ娔芰Α?br> 鑒于上述，本發(fā)明的目的就是提供一種電流密度大、生產(chǎn)成本低的槽形柵靜電感應(yīng)器件。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種槽形柵靜電感應(yīng)器件，包括下層為型低阻層、上層為N-型高阻層的硅襯底片、源區(qū)及源電極金屬層、柵區(qū)及柵電極、漏區(qū)及漏電極金屬層，硅襯底片的上表面是N+型源區(qū)，硅襯底片的上表面上開(kāi)有多于一條的槽，每條槽的底部是P+型柵區(qū)，硅襯底片的下層低阻層是漏區(qū)，漏區(qū)下面是漏電極金屬層，其特征在于所述源區(qū)的上面連接摻磷多晶硅層，該摻磷多晶硅層與源電極金屬層連接，所述每條槽的底面和側(cè)面覆蓋絕緣層，側(cè)面絕緣層的上面連接摻磷多晶硅層。
在本發(fā)明的實(shí)施措施中所述每條槽的底面絕緣層上連接摻磷多晶硅層。
在所述相鄰兩條槽之間的硅襯底片上層的上表面全部或中間部位為高磷濃度N+型源區(qū)。
所述硅襯底片下層低阻層漏區(qū)為P+型漏區(qū)或N+型漏區(qū)。
所述槽形柵區(qū)的槽底有一層金屬硅化物，該金屬硅化物層的上面覆蓋絕緣層。
所述槽的深度為1-3微米，兩條相鄰槽的間距是1-5微米。
本發(fā)明的槽形柵靜電感應(yīng)器件可以提高電流密度、改善電流均勻性、降低工藝難度、減少生產(chǎn)成本。
以下結(jié)合發(fā)明實(shí)例對(duì)本發(fā)明作詳細(xì)描述。


圖1～3是本發(fā)明的結(jié)構(gòu)示意圖；圖4～6為已有技術(shù)的結(jié)構(gòu)示意圖。
本發(fā)明如圖1所示多晶硅直接淀積在源區(qū)上面，多晶硅隔著絕緣層淀積在槽形柵區(qū)上面，透過(guò)多晶硅向源區(qū)擴(kuò)磷，源電極金屬層通過(guò)多晶硅與源區(qū)連接。槽形柵上沒(méi)有柵金屬層，柵電極是從側(cè)面引出去的(圖中未示)。這樣本發(fā)明的新結(jié)構(gòu)是在下層為低阻層42上層為N-型高阻層41的硅襯底片4的上表面有N+型源區(qū)3，硅襯底片4的上表面開(kāi)有許多條槽5，在槽5的底部有P+型柵區(qū)6，硅襯底片4的下層低阻層42是漏區(qū)，在漏區(qū)42的下面有漏電極金屬層8。其特征是
1．源區(qū)3的上面與摻磷多晶硅層9連接，摻磷多晶硅層9與源電極金屬層1連接；2．每條槽5的底面和側(cè)面覆蓋絕緣層10，側(cè)面絕緣層10的上面連接摻磷多晶硅層9，底面絕緣層10的上面全部或部分覆蓋摻磷多晶硅層9。
由于磷在多晶硅中的濃度可高于磷在單晶中的固溶度，所以，在源區(qū)3上先淀積一層多晶硅9，然后透過(guò)多晶硅9往硅襯底片4上擴(kuò)磷，就可以將源區(qū)3中磷的表面濃度提高一個(gè)數(shù)量級(jí)，從而顯著提高靜電感應(yīng)器件的發(fā)射效率，增大靜電感應(yīng)器件的電流放大系數(shù)3～7倍，顯著地增加可用的正向?qū)娏髅芏取?br> 槽5的底面和側(cè)面連接的絕緣層10用來(lái)防止槽形柵區(qū)6與源區(qū)3之間的電短路，絕緣層10一般由二氧化硅、磷硅玻璃、氮化硅或它們的復(fù)合物組成。用蝕刻的方法把源區(qū)3上面的絕緣層10去凈，留下覆蓋在槽5的底面和側(cè)面的部分。淀積一層多晶硅9覆蓋在絕緣層10的上面，并通過(guò)多晶硅9往源區(qū)3擴(kuò)磷。
源電極1是用電子束蒸發(fā)或磁控濺射淀積上去的一層2-3um厚的鋁層，可用常規(guī)的超聲壓焊的方法把金絲或鋁絲從源電極鋁層引到管腿上，因此適合于中小功率靜電感應(yīng)器件的生產(chǎn)。
在刻蝕絕緣層10時(shí)，由于過(guò)蝕會(huì)產(chǎn)生缺損，使槽形柵區(qū)6的某些點(diǎn)暴露在外面，槽5越淺，這個(gè)問(wèn)題越嚴(yán)重。如果在絕緣層10上直接淀積源電極鋁層1，那么，在合金過(guò)程中，源電極鋁層1就會(huì)在暴露在外面的槽形柵區(qū)6的某些點(diǎn)穿刺入P+區(qū)，造成源區(qū)3與柵區(qū)6的PN結(jié)短路而使器件失效。如果在絕緣層10上淀積一層多晶硅9，通過(guò)擴(kuò)磷，就會(huì)把槽形柵區(qū)6的某些點(diǎn)由P+型變成N+型。在摻磷多晶硅9上面淀積源電極鋁層1，那么源電極鋁層1只與摻磷多晶硅9連接，摻磷多晶硅9只與N+型硅連接，不會(huì)造成PN結(jié)短路。因此按本發(fā)明的結(jié)構(gòu)，槽5可以刻得很淺，一般僅為1-3um。淺槽不僅容易刻蝕加工，而且也可避免在芯片內(nèi)部產(chǎn)生很大的應(yīng)力。
由于本發(fā)明的柵電極是從側(cè)面引出的，槽形柵區(qū)6上沒(méi)有柵電極金屬層，所以不存在柵電極金屬層與源電極金屬層1的分離問(wèn)題，這樣，兩個(gè)相鄰的槽5的間距可以做得很近，通常為1-5um，結(jié)果使得靜電感應(yīng)器件的電流能力和電流均勻性大大提高。
下面舉幾個(gè)實(shí)施例。
圖1是實(shí)現(xiàn)本發(fā)明的較好的實(shí)施例。硅襯底片4的下層漏區(qū)42為厚度420μm電阻率0.01Ω·cm的N+型硅，上層41為厚度60μm電阻率60Ω·cm的N-型硅。在硅襯底片4的上表面開(kāi)有許多平行的長(zhǎng)條形槽5，槽5寬2-3μm，兩個(gè)相鄰槽5的間距為2-3μm，槽5深1-2μm。槽底通過(guò)硼的擴(kuò)散形成P+型槽形柵區(qū)6，硼的表面濃度為1E19-5E20/cm3，結(jié)深1-3μm。硅襯底上層41的上表面覆蓋著一層厚度為0.4-0.5μm的摻磷多晶硅9，摻磷多晶硅9與槽5的底部和側(cè)面之間隔著一層由二氧化硅、磷硅玻璃、氮化硅或它們的復(fù)合物構(gòu)成的絕緣層10，絕緣層10的厚度為0.3-1μm，在相鄰兩個(gè)槽5之間的硅襯底上層41的上表面全部為高磷濃度N+型源區(qū)3，磷的表面濃度高達(dá)1-3E21/cm3,N+層源區(qū)3的厚度小于1μm，源電極1是厚度為2-3μm的鋁層，漏電極8是厚度為1-2μm的鈦鎳金三層金屬。這種結(jié)構(gòu)特別適合于制作雙極型靜電感應(yīng)晶體管BSIT，由于槽5寬度小間距也小，使器件的柵的重復(fù)間距非常小，僅4-6μm，僅為常規(guī)結(jié)構(gòu)的1/3-1/4，即器件的柵密度為常規(guī)結(jié)構(gòu)3-4倍，這不僅使電流均勻、開(kāi)關(guān)迅速，而且電流密度比常規(guī)結(jié)構(gòu)大一倍，對(duì)耐壓600伏的BIST，可使用電流密度高達(dá)300A/cm2。
圖2是實(shí)現(xiàn)本發(fā)明的另一個(gè)較好的實(shí)施例。其特殊點(diǎn)在于，在槽形柵區(qū)6的槽底有一層金屬硅化物11，金屬硅化物11的上面覆蓋著絕緣層10。由于金屬硅化物11是用自對(duì)準(zhǔn)方法經(jīng)快速退火形成的，沒(méi)有光刻工藝中套刻間距、分辨率等問(wèn)題，因此槽形柵區(qū)6的密度不受任何影響，由于金屬硅化物11的電導(dǎo)率比P+型硅的電導(dǎo)率高2個(gè)數(shù)量級(jí)，在柵區(qū)6上并聯(lián)金屬硅化物11的結(jié)果使柵電阻減小2個(gè)數(shù)量級(jí)，降低了柵電阻的偏置效應(yīng)，使正向?qū)娏髟谛酒瑑?nèi)部更加均勻，同時(shí)柵電阻的減小還可以降低開(kāi)關(guān)過(guò)程中電流從柵兩頭到中間的傳輸時(shí)間，有效地提高了器件的dI/dt能力。
圖3是實(shí)現(xiàn)本發(fā)明的又一個(gè)較好的實(shí)施例。它與圖1不同之處是，在相鄰兩個(gè)槽5之間，硅襯底上層41的上表面的中間部分是高磷濃度N+型源區(qū)3，這樣使N+型源區(qū)3距離槽形柵區(qū)6更遠(yuǎn)一些，使源-柵間的反向耐壓提高。這種結(jié)構(gòu)適合于制作靜電感應(yīng)晶體管SIT，因?yàn)镾IT在由導(dǎo)通轉(zhuǎn)到斷開(kāi)的瞬間，對(duì)柵源PN結(jié)加較高的反壓，可以較迅速地抽取漂移區(qū)內(nèi)的過(guò)量載流子，以提高關(guān)斷速度、降低關(guān)斷功耗。
為了提高槽形柵靜電感應(yīng)器件的正向?qū)芰?，本發(fā)明的結(jié)構(gòu)中，硅襯底下層低阻層漏區(qū)42取P+型，這樣在導(dǎo)通時(shí)，可以有大量空穴從漏區(qū)42往N-型高阻區(qū)41注入，產(chǎn)生電導(dǎo)調(diào)制，大大減小了導(dǎo)通壓降，進(jìn)一步提高了電流密度，這種結(jié)構(gòu)適合于制造靜電感應(yīng)晶閘管SITH。
權(quán)利要求
1．一種槽形柵靜電感應(yīng)器件，包括下層為型低阻層、上層為N-型高阻層的硅襯底片、源區(qū)及源電極金屬層、柵區(qū)及柵電極、漏區(qū)及漏電極金屬層，硅襯底片的上表面是N+型源區(qū)，硅襯底片的上表面上開(kāi)有多于一條的槽，每條槽的底部是P+型柵區(qū)，硅襯底片的下層低阻層是漏區(qū)，漏區(qū)的下面是漏電極金屬層，其特征在于所述源區(qū)的上面連接摻磷多晶硅層，該摻磷多晶硅層與源電極金屬層連接，所述每條槽的底面和側(cè)面覆蓋絕緣層，側(cè)面絕緣層的上面連接摻磷多晶硅層。
2．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于所述每條槽的底面絕緣層上連接摻磷多晶硅層。
3．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于在所述相鄰兩條槽之間的硅襯底片上層的上表面全部為高磷濃度N+型源區(qū)。
4．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于在所述相鄰兩條槽之間的硅襯底片上層的上表面的中間部位為高磷濃度N+型源區(qū)。
5．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于所述硅襯底片下層低阻層漏區(qū)為P+型漏區(qū)。
6．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于所述硅襯底片下層低阻層漏區(qū)為N+型漏區(qū)。
7．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于在所述槽形柵區(qū)的槽底有一層金屬硅化物，該金屬硅化物層的上面覆蓋絕緣層。
8．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于所述槽的深度為1-3微米。
9．如權(quán)利要求1所述的槽形柵靜電感應(yīng)器件，其特征在于所述兩條相鄰槽的間距是1-5微米。
全文摘要
一種槽形柵靜電感應(yīng)器件,包括下層為型低阻層、上層為N－型高阻層的硅襯底片、源區(qū)及源電極金屬層、柵區(qū)及柵電極、漏區(qū)及漏電極金屬層,硅襯底片的上表面是N+型源區(qū),硅襯底片的上表面上開(kāi)有多于一條的槽,每條槽的底部是P+型柵區(qū),硅襯底片的下層低阻層是漏區(qū),漏區(qū)的下面是漏電極金屬層,源區(qū)的上面連接摻磷多晶硅層,該摻磷多晶硅層與源電極金屬層連接,每條槽的底面和側(cè)面覆蓋絕緣層,側(cè)面絕緣層的上面連接摻磷多晶硅層。它可以提高電流密度、改善電流均勻性、降低工藝難度、減少生產(chǎn)成本。它用于集成電路制造業(yè)。
文檔編號(hào)H01L29/74GK1212469SQ9811756
公開(kāi)日1999年3月31日 申請(qǐng)日期1998年8月25日 優(yōu)先權(quán)日1998年8月25日
發(fā)明者李思敏 申請(qǐng)人:李思敏