專利名稱：電容器的下電極的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲元件的制造方法，特別是涉及一種動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)的電容器的下電極的制造方法。
隨著集成電路(IC)集成度的增加，使得半導(dǎo)體業(yè)界不停地在發(fā)展新方法來制造出尺寸更小的元件，因此動(dòng)態(tài)隨機(jī)存取存儲單元也趨于向高密度發(fā)展。然而高密度的DRAM將導(dǎo)致DRAM的電容器可占用的面積相對減少，亦表示在這同時(shí)電容器的電荷存儲量也減少了。一般來說，在存儲器電容器中的電荷存儲量不可太少，才可達(dá)到存儲器數(shù)據(jù)可被正確讀寫的要求，所以如何在縮小電容器面積的情況下，又不會影響電容值，且維持可靠的標(biāo)準(zhǔn)要求為目前重要的課題之一。近年來，為了增加電容值，電容器演變成三維空間的結(jié)構(gòu)，例如雙堆疊(double-stacked)、翼型結(jié)構(gòu)(fin-structured)、柱狀結(jié)構(gòu)(cylindrical)、樹枝狀堆疊(spread-stacked)和盒狀結(jié)構(gòu)(box-structured)等。然而這些復(fù)雜的結(jié)構(gòu)使得其工藝性能不好，制造成本增加。
本發(fā)明的目的是提供一種動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)的電容器的制造方法，以降低制造成本及提升制作工藝的最大容忍度(tolerance)，藉以達(dá)到最大的生產(chǎn)率，提升經(jīng)濟(jì)效益。
為達(dá)到本發(fā)明的上述及其他目的，本發(fā)明提供一種動(dòng)態(tài)隨機(jī)存取存儲器電容器的下電極的制造方法。此方法簡述如下首先，提供一半導(dǎo)體基底，并在其上覆蓋一層絕緣層。然后，對絕緣層進(jìn)行光刻和蝕刻步驟，以形成暴露出基底的節(jié)點(diǎn)接觸窗(node contact)開口。接著，形成一層摻雜多晶硅層，以覆蓋絕緣層并填滿節(jié)點(diǎn)接觸窗開口，并在摻雜多晶硅層上形成一層第一非晶硅層。然后，經(jīng)光刻和蝕刻摻雜多晶硅層與第一非晶硅層，以使留下對應(yīng)于接觸窗開口上方摻雜多晶硅層及第一非晶硅層所組成的混合結(jié)構(gòu)。其后，在混合結(jié)構(gòu)及絕緣層上形成一層第二非晶硅層，并蝕刻第二非晶硅層，以在混合結(jié)構(gòu)的側(cè)壁形成間隙壁。最后，沿著間隙壁及第一非晶硅層上形成一層半球形硅晶粒(hemispherical grain silicon；HSG)層。
為使本發(fā)明的上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明。附圖中


圖1至圖5所繪示的是依照本發(fā)明一優(yōu)選實(shí)施例，一種動(dòng)態(tài)隨機(jī)存取存儲器電容器制造方法的剖面示意圖。
本發(fā)明提供一種DRAM電容器的制造方法，其可增加存儲單元的電容值，提升制作工藝容忍度(tolerance)與產(chǎn)品的產(chǎn)能(throughput)。
請參照圖1，提供一半導(dǎo)體基底100，而此半導(dǎo)體基底100包括一半導(dǎo)體晶圓(wafer)，且在晶圓上已形成有有源(active)及無源(passive)元件，并且在晶圓的表面上已形成有多層的結(jié)構(gòu)。因此“基底”一詞是指已形成有各個(gè)元件，以及表面覆蓋有各種功能層的半導(dǎo)體晶圓。
接著，在基底100上方覆蓋一層絕緣層(未繪示于圖中)，其材質(zhì)例如為氧化硅、硼磷硅玻璃(borophosphosilicate glass；BPSG)或具有此二者的材質(zhì)。接著，利用傳統(tǒng)的光刻和蝕刻技術(shù)，蝕刻絕緣層以形成暴露出基底100的節(jié)點(diǎn)接觸窗開口103，以及絕緣層102。典型的節(jié)點(diǎn)接觸窗開口103位于動(dòng)態(tài)隨機(jī)存取存儲單元中晶體管的漏極區(qū)的上方。
請參照圖2，在基底100上形成一層覆蓋絕緣層102及填滿接觸窗開口103的摻雜多晶硅層104，典型的方法是以磷化氫(phosphine；PH3)和硅甲烷(silane；SiH4)作為反應(yīng)氣體源，利用化學(xué)氣相沉積法(chemical vapordeposition；CVD)，以在沉積多晶硅的同時(shí)將雜質(zhì)摻入其中而形成摻雜多晶硅層104(insitu doped polysilicon layer)，其較佳的厚度約為3000-8000埃左右，較佳的沉積溫度約為550-580℃之間。接著，在摻雜多晶硅層104上形成一層第一未摻雜非晶硅層106，典型的方法是以硅甲烷作為反應(yīng)氣體源，利用化學(xué)氣相沉積法，其較佳的厚度約為500-2000埃左右，較佳的沉積溫度約為500-530℃之間。
請參照圖3，利用光刻和蝕刻的技術(shù)，蝕刻摻雜多晶硅層104及第一非晶硅層106，直至暴露出絕緣層102之表面，以形成一混合結(jié)構(gòu)108，此混合結(jié)構(gòu)108是由對應(yīng)于接觸窗開口103上方的摻雜多晶硅層104及第一非晶硅層106所組成的。
請參照圖4，利用任何一已知的方法，在混合結(jié)構(gòu)108及絕緣層102上方形成一層第二未摻雜非晶硅層(未繪示于圖中)，其較佳的沉積溫度約為500-530℃左右。接著，例如利用反應(yīng)性離子蝕刻法(reactive ion etching；RIE)，以各向異性蝕刻的方式在混合結(jié)構(gòu)108側(cè)壁形成一非晶硅間隙壁110，其較佳厚度約為1000埃。
請參照圖5，在第一非晶硅層106上方及沿著非晶硅間隙壁110形成一半球形硅晶粒層112，例如利用高真空回火(high vacuum anneal)的方法，其較佳高真空回火溫度約為560-660℃。在本優(yōu)選實(shí)施例中，半球形硅晶粒層112的形成方法是采用晶種和高真空回火的方法(seeding and high vacuumtechnique)，即以硅甲烷或硅乙烷(di-silane)在非晶硅層106的表面播種，接著在高真空的環(huán)境下，在非晶硅層106的表面即形成均勻的半球形硅晶粒層112，而此刻則完成了下電極(bottom storage node)的制作。
綜上所述，本發(fā)明所提出的動(dòng)態(tài)隨機(jī)存取存儲器電容器制造方法具有以下的特點(diǎn)(1)本發(fā)明是利用HSG層112的形成來增加電容器下電極板的表面積，藉以提高電容器的電容值。而在未摻雜非晶硅層106表面形成的HSG層112比直接在摻雜多晶硅層104上形成HSG層112多，其面積增益值(areagain)大于3，因此在未摻雜非晶硅層106及非晶硅間隙壁110上形成HSG層112，其電容值確實(shí)比較高。另外，當(dāng)尺寸逐漸縮小時(shí)，電容器堆疊的高度也隨之增加，若制作工藝中物種沉降的速度太慢，花費(fèi)的時(shí)間過長，則產(chǎn)量會大受影響。而本發(fā)明中采用先沉積摻雜多晶硅層104，再沉積非晶硅層106，是因?yàn)閾诫s多晶硅層104的沉積溫度高于非晶硅層106的沉積溫度，所以摻雜多晶硅層104的沉積速率會大于非晶硅層106的沉積速率，因此可縮短沉積時(shí)間，增加產(chǎn)值，提高經(jīng)濟(jì)效益。
(2)在現(xiàn)有的制造方法中，是以摻雜的非晶硅層作為下電極的基本構(gòu)架，因此當(dāng)PH3濃度太大時(shí)，非晶硅層的沉積速度與HSG層的生成速度都會降低，而造成裸露缺陷(bald defect)的增加，這是因?yàn)镻H3濃度過高時(shí)，PH3會吸附在晶片表面，抑止SiH4的分解反應(yīng)所導(dǎo)致。故在現(xiàn)有的方法中，可藉由調(diào)降PH3的濃度來加快沉積速度，以減少裸露缺陷的產(chǎn)生，但是過低的PH3濃度又會造成HSG層的損耗比例(depletion ratio)增加。所以本發(fā)明采用先沉積摻雜多晶硅104，再沉積非晶硅層106，以縮短沉積的時(shí)間，這不但可減少裸露缺陷也可降低損耗比例。
(3)當(dāng)下電極形成后，接著在下電極上形成一介電層與一上電極(topstorage node)即完成電容器的制作，而介電層的較佳材質(zhì)比如為氧化物/氮化物/氧化物的堆疊層(oxide/nitride/oxide；ONO)。在形成ONO介電層時(shí)，因?yàn)榈锏难趸枰^高的溫度，所以會造成摻雜多晶硅層104中的雜質(zhì)擴(kuò)散至HSG層112、未摻雜非晶硅層106及非晶硅間隙壁110中，導(dǎo)致HSG層112、未摻雜非晶硅層106及非晶硅間隙壁110變成可導(dǎo)電的摻雜多晶硅，因此使得整個(gè)下電極變得具有導(dǎo)電性，而有利于元件的操作性能。
雖然本發(fā)明已結(jié)合一優(yōu)選實(shí)施例揭露如上，但是其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由后附的權(quán)利要求界定。
權(quán)利要求
1.一種電容器的下電極的制造方法，適用于一基底，該方法包括在該基底上形成一絕緣層；限定該絕緣層，以形成一接觸窗開口，該接觸窗開口暴露出該基底；在該接觸窗開口中及該絕緣層上形成一摻雜多晶硅層；在該摻雜多晶硅層上方形成一第一非晶硅層；限定該摻雜多晶硅層和該第一非晶硅層，以形成一混合結(jié)構(gòu)，該混合結(jié)構(gòu)為對應(yīng)于該接觸窗開口上方的該摻雜多晶硅層和該第一非晶硅層所組成；在該混合結(jié)構(gòu)和該絕緣層上方形成一第二非晶硅層；蝕刻該第二非晶硅層，以在該混合結(jié)構(gòu)側(cè)壁形成一間隙壁；以及在該第一非晶硅層上方及沿著該間隙壁形成一半球形硅晶粒層。
2.如權(quán)利要求1所述的電容器的下電極的制造方法，還包括在該下電極上方形成一介電層，以及在該介電層上方形成一上電極的步驟。
全文摘要
一種電容器的下電極的制造方法包括:在基底上形成絕緣層;限定絕緣層以形成接觸窗開口,接觸窗開口暴露出基底;在接觸窗開口中及絕緣層上形成摻雜多晶硅層;在摻雜多晶硅層上方形成第一非晶硅層;限定摻雜多晶硅層和第一非晶硅層,以形成混合結(jié)構(gòu);在混合結(jié)構(gòu)和絕緣層上方形成一第二非晶硅層;蝕刻第二非晶硅層,以在混合結(jié)構(gòu)側(cè)壁形成間隙壁;以及在第一非晶硅層上方及沿著該間隙壁形成半球形硅晶粒層。
文檔編號H01L21/28GK1251468SQ9812303
公開日2000年4月26日 申請日期1998年12月1日 優(yōu)先權(quán)日1998年10月20日
發(fā)明者羅吉進(jìn) 申請人:世大積體電路股份有限公司