專利名稱：電容元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明要求在1998年6月1日申請的日本專利特開平10-151549的優(yōu)先權(quán)，其內(nèi)容包含如下，以供參考。
本發(fā)明涉及一種形成于半導(dǎo)體基片上的電容元件。


圖1為示出常規(guī)電容元件的結(jié)構(gòu)的截面圖。該電容元件包括形成于基片41上的下電極42和覆蓋該下電極42并具有第一和第二通孔51和52的層間絕緣膜43。電介膜44形成于包含第一通孔51的層間絕緣膜43上。另外，布線層46分別連接到電介膜44和通過第二通孔52上暴露出來的下電極42上。
日本專利特開平6-120425中公開另一種常規(guī)電容元件結(jié)構(gòu)，它通過在基片的相對較大區(qū)域上形成下電極，在該下電極的一區(qū)域上形成比下電極的面積更小的電介膜和上電極，用一層間絕緣膜覆蓋它們，在上電極和下電極的一部分上形成通孔，該通孔不被電介膜和上電極所覆蓋并形成一布線層。
日本專利特開平6-140568中公開另一種常規(guī)結(jié)構(gòu)，其中上電極和下電極由鉑金屬所形成，它相對于電介膜穩(wěn)定，并用鈦?zhàn)鳛椴季€材料，以獲得與氧化硅的層間絕緣膜緊密結(jié)合。
日本專利特開平8-64767中公開一種具有雙層結(jié)構(gòu)的下電極。
日本專利特開昭60-4269中公開一種形成圍繞一電介膜的層間絕緣膜和形成于該層間絕緣膜上的上電極和布線層的技術(shù)。
公開于日本專利特開平6-120425、6-140568和8-64767中的技術(shù)的優(yōu)點(diǎn)是可以獲得結(jié)構(gòu)簡單并且具有高擊穿電壓的電容。但是，在每個公開的技術(shù)中，制造工藝的自由度很小并且其制造步驟不能通用于在圖1的基片上制造象FET(場效應(yīng)晶體管)這樣的其它元件。因此，增加了制造步驟。
公開于日本專利特開昭60-4269中的技術(shù)的優(yōu)點(diǎn)是不但可以實(shí)現(xiàn)電容元件的小型化和電容值的高精確，而且可以與形成象FET這樣的其它元件的布線的同時形成電容元件的電極。但是在該技術(shù)中，在形成電介膜之后，該層間絕緣膜必須形成為具有基本與該電介膜相同的厚度。
與這些現(xiàn)有技術(shù)相反，圖1所示的電容元件的常規(guī)結(jié)構(gòu)的制造工藝的自由度較高，并且易于控制層間絕緣膜的厚度。但是，在圖1中所示的結(jié)構(gòu)內(nèi)，由于需要在梯狀部分上形成電介膜，可以利用的電介膜材料限于SiNx。但是，由于SiNx的相對電介常數(shù)較低，因此難以增加電容量。其原因是，由于象STO(SrTiO3)這樣的具有高電介常數(shù)的電介材料的電介膜是結(jié)晶體，因此其厚度在梯狀部分的邊緣處減小，從而減小了電容元件的擊穿電壓。另外，當(dāng)僅采用具有高電介常數(shù)的電介膜，并且如果該電介膜包含鈦時，通常采用含鈦的金屬作為最下層布線。因此，布線中的鈦擴(kuò)散到電介膜，造成該電容元件的可靠性下降。另外，當(dāng)象FET這樣的其它元件與電容元件集成在相同的基片上時，與該電容元件一同集成的元件可能被電介膜的鈦所污染。
本發(fā)明的一個目的是提供一種能夠以高密度集成并能夠以高可靠性與其它元件共同集成的電容元件。
根據(jù)本發(fā)明的第一方面，一個包含按次序形成于基片上的下電極、電介膜和上電極的電容元件的特征是，其中包括覆蓋下電極并具有第一和第二通孔的層間絕緣膜、形成于第一通孔中并延伸到該層間絕緣膜上的電介膜和上電極、分別連接到該上電極和通過第二通孔暴露出來的下電極的一部分的布線層、以及位于至少上電極的一部分上的鉑的阻擋層，它與該電介膜相接觸，用于抑制該上電極與該電介膜之間的反應(yīng)。通過抑制上電極與電介膜之間的反應(yīng)可以避免在制造完成之后電容元件的可靠性下降。
最好使第一通孔的內(nèi)壁相對于基片的表面形成75度或略小的角度。隨著這種第一通孔內(nèi)壁的傾斜，可以避免在梯狀部分的邊緣處電介膜厚度的下降，并且可以避免擊穿電壓的下降。特別地，當(dāng)該電介膜是具有高電介常數(shù)的電介材料時，這種電介膜通常通過等離子體化學(xué)汽相淀積(CVD)而形成。在這種情況下，形成于梯狀部分上的電介膜的厚度趨于減小。因此，第一通孔的內(nèi)壁的傾斜特別有效。
根據(jù)本發(fā)明的第二方面，一個包含按次序形成于基片上的下電極、電介膜和上電極的電容元件的特征是，其中包括覆蓋下電極并具有到達(dá)該電介膜的第一通孔和到達(dá)下電極的第二通孔的層間絕緣膜、形成于第一通孔中并延伸到該層間絕緣膜上的上電極、以及分別連接到該上電極和通過第二通孔暴露出來的下電極的一部分的布線層。由于該電介膜平坦并且不具有邊緣部分，從而提高該電容元件的擊穿電壓。另外，當(dāng)該電介膜是由具有電介常數(shù)的結(jié)晶電介材料所形成時，由于該電介膜的平整性使得電介膜的結(jié)晶度提高。結(jié)果，該電介膜的相對電介常數(shù)變大，并可獲得大電容。
根據(jù)本發(fā)明的第三方面，一個包含按次序形成于基片上的下電極、電介膜和上電極的電容元件的特征是，其中包括覆蓋下電極并具有第一和第二通孔的第一層間絕緣膜、形成于第一通孔中并延伸到該第一層間絕緣膜上的電介膜、形成于第一通孔內(nèi)的電介膜上的上電極、覆蓋該電介膜并具有第三通孔的第二層間絕緣膜，以及分別通過形成于第一層間絕緣膜中的第三和第二通孔連接到該上電極和該下電極的布線層。盡管該電介膜具有一邊緣部分，但是由于上電極這樣放置使其不影響該邊緣部分，因此不會降低擊穿電壓。
在本發(fā)明的第三方面中，可以為第一通孔提供多個上電極。在這種情況下，電容量調(diào)節(jié)變得更加容易，并且電容元件的面積小于為調(diào)節(jié)電容而形成多個電容的情況。
在本發(fā)明的第二或第三方面中，最好在該上電極的至少一部分上提供一個與該電介膜相接觸用于抑制上電極與該電介膜之間的反應(yīng)的鉑阻擋層，類似于本發(fā)明第一方面中的情況。
在上述的每個方面中，作為其中一個構(gòu)成元素之一，電介膜可以由包含的鈦的電介材料所形成，特別是SrTiO3、BaTiO3、(BaxSr1-x)TiO3、PbTiO3或(PbZr)TiO3。另外，還可以用Sr(BiTa)O作為形成電介膜的材料。
另外，該電介膜最好形成于該第三通孔和其周圍。隨著這種電介膜所形成區(qū)域的確定，可以避免電介膜與基片之間的反應(yīng)，尤其是，當(dāng)電介膜中包含鈦時，避免基片被鈦所污染，從而避免象FET這樣的形成于同一基片上的其它元件質(zhì)量下降。
根據(jù)本發(fā)明的第四個方面，在此提供一種用于制造根據(jù)本發(fā)明第一方面的電容元件的方法，其特征是，其中包括如下步驟在一基片上形成一下電極，用一層間絕緣膜覆蓋該下電極，在該層間絕緣膜中形成第一通孔，在該通孔和其外圍部分上按次序形成一電介膜和一上電極，在該層間絕緣膜中形成第二通孔，并分別形成連接到該上電極和通過該第二通孔暴露出來的下電極的一部分上的布線。
最好在形成該電介膜和上電極之后，除去該電容元件所不需要的部分。
根據(jù)本發(fā)明的第五方面，在此提供一種制造根據(jù)本發(fā)明的第二方面的電容元件的方法，其特征是，其中包括如下步驟在一基片上形成一下電極，用一層間絕緣膜覆蓋該下電極，在該層間絕緣膜中形成到達(dá)該電介膜的第一通孔和到達(dá)該下電極的第二通孔，在該第一通孔和其外圍部分上形成一上電極，在該層間絕緣膜中形成第二通孔，并分別形成連接到該上電極和通過該第二通孔暴露出來的下電極的一部分上的布線。
根據(jù)本發(fā)明的第六方面，在此提供一種制造根據(jù)本發(fā)明的第三方面的電容元件的方法，其特征是，其中包括如下步驟在一基片上形成一下電極，用第一層間絕緣膜覆蓋該下電極，在該層間絕緣膜中形成第一通孔，在該第一通孔及其周圍部位上形成一絕緣膜，在第一通孔內(nèi)的電介膜上形成一上電極，形成覆蓋該上電極第二層間絕緣膜，在該第二層間絕緣膜中形成到達(dá)該下電極的第二通孔和到達(dá)該上電極的第三通孔，以及分別形成連接到通過第二通孔暴露出來的下電極和通過第三通孔暴露出來的上電極的布線。
下面將參照附圖具體描述本發(fā)明圖1是示出常規(guī)電容元件的結(jié)構(gòu)的截面圖；圖2是根據(jù)本發(fā)明第一實(shí)施例的電容元件的截面圖；圖3是根據(jù)本發(fā)明第二實(shí)施例的電容元件的截面圖；圖4A-4F示出用于制造根據(jù)本發(fā)明第一或第二實(shí)施例的電容元件的方法；圖5是示出用于一電容元件的上電極中的鉑阻擋層的效果的曲線圖；圖6是示出STO薄膜與擊穿電壓之間的關(guān)系的曲線圖；圖7是示出第一通孔內(nèi)壁的傾斜與在該通孔的邊緣部分上的STO薄膜的厚度之間的關(guān)系的曲線圖8是示出根據(jù)本發(fā)明第三實(shí)施例的電容元件的截面圖；圖9A-9F示出用于制造根據(jù)本發(fā)明第三實(shí)施例的電容元件的方法；圖10是示出電介膜的擊穿電壓隨著電介膜的邊緣部分而變化的曲線圖；圖11是示出根據(jù)本發(fā)明第四實(shí)施例的電容元件的截面圖；圖12是示出根據(jù)本發(fā)明第五實(shí)施例的電容元件的截面圖；圖13A-13F示出用于制造根據(jù)本發(fā)明第五實(shí)施例的電容元件的方法；圖2是根據(jù)本發(fā)明第一實(shí)施例的形成于一基片上的電容元件的截面圖。在圖2中，該電容元件包括一下電極12、按次序形成于基片11上的一電介膜14和一上電極15。該電容元件還包括覆蓋下電極12的層間絕緣膜13。該層間絕緣膜13具有第一通孔21和第二通孔22。電介膜14和上電極15形成于該層間絕緣膜13和通過第一通孔21暴露出來的下電極12的一部分上，以及一布線層16分別連接到上電極15和通過第二通孔22暴露出來的下電極12的一部分上。在本實(shí)施例中，該布線層16由鈦和至少一部分與電介膜14相接觸的上電極15所形成，上電極15的整個部分包括用于抑制電介膜14與上電極15之間的反應(yīng)的鉑阻擋層。第一通孔21的內(nèi)壁相對于基片11的表面傾斜75度或更小的θ角。
基片11可以是具有SiO2保護(hù)膜的GaAs基片。下電極12可以是包括20nm(納米)厚的鈦膜和70nm厚的鉑膜的雙層電極。層間絕緣膜13可以是SiO2膜。電介膜14可以是300nm厚的SrTiO3膜。上電極(鉑阻擋層)可以是100nm厚，并且布線層16可以是從上電極15一側(cè)開始按次序形成的20nm厚鈦膜、50nm厚鉑膜和2μm厚金膜的夾層結(jié)構(gòu)。
通過利用鉑阻擋層作為上電極15，可以抑制布線層16中的鈦與電介膜14之間發(fā)生反應(yīng)，從而防止電容元件的可靠性下降。另外，通過使第一通孔21的內(nèi)壁傾斜θ角，可以提高電介膜14的覆蓋率，從而可以避免在上電極15的邊緣處產(chǎn)生的漏電流。
電介膜14可以由除了SrTiO3之外的其它材料所形成。例如，BaTiO3、(BaxSr1-x)TiO3、PbTiO3、(PbZr)TiO3或Sr(BiTa)O，或者其適當(dāng)?shù)慕M合可以用作為電介膜14的材料。
圖3為與圖2類似的截面，其中示出本發(fā)明的第二實(shí)施例，該第二實(shí)施例與第一實(shí)施例不同之處在于電介膜14形成于第一通孔21和圍繞該第一通孔21的層間絕緣膜13外圍部分上，并且上電極15也形成于電介膜14上。由于具有高電介常數(shù)的電介膜14僅形成于第一通孔21和圍繞該第一通孔21的層間絕緣膜13的部分上，因此，可以避免基片11受到污染。
圖4A-4F是根據(jù)圖3中的本發(fā)明第二實(shí)施例的電容元件，其中示出其制造方法的各個步驟。首先下電極13是通過濺射方式汽相淀積于基片11上，然后如圖4A所示，層間絕緣膜13覆蓋下電極12。然后在層間絕緣膜13上形成一光刻膠掩膜31，以及通過蝕刻在層間絕緣膜13上形成第一通孔21，使得下電極12通過通孔21暴露出來，如圖4B中所示。在這一階段，通過利用CF3反應(yīng)氣體進(jìn)行干法蝕刻形成第一通孔21，使得第一通孔21的內(nèi)壁相對于基片形成75度或更小的θ角。然后，如圖4C中所示，除去光刻膠掩膜31，并在其上形成電介膜14和上電極15。然后，如圖4D中所示，在包括第一通孔的區(qū)域中形成一光刻膠掩膜32，并且蝕去電介膜14和上電極15，結(jié)果電介膜14和上電極15僅留在第一通孔21和圍繞第一通孔21的層間絕緣膜13的部分上。此后，如圖4E中所示，通過利用一光刻膠掩膜33在該層間絕緣膜13的另一部分中形成第二通孔22。最后，如圖4F中所示，形成連接到上電極15和通過第二通孔22暴露出來的下電極12的布線層16。
在該方法中，通過同時形成上電極15的電介膜14，可以除去該電容元件所不需要的其它具有高電介常數(shù)的電介膜，而不增加制造工藝的步驟數(shù)，從而避免基片11被來自層間絕緣膜13的鈦所污染。
可以類似地形成在圖2中所示的電容元件，只是在圖4D所示的步驟中，光刻膠掩膜32也形成在除了第一通孔21之外的其它區(qū)域上，以使該絕緣膜14和上電極15保留在除了電容元件之外的其它區(qū)域上。
圖5是示出在上電極15中的鉑阻擋層的效果的坐標(biāo)圖。圖5中的坐標(biāo)圖示出當(dāng)這些電容保持在260℃下相對容量與電容元件的保持時間之間關(guān)系，其中這些電容元件具有包括100nm厚的金膜和50nm厚的鈦膜的雙層結(jié)構(gòu)的上電極15，以及具有包括100nm鉑層的單層結(jié)構(gòu)的上電極15。從圖5中可以清楚看出，當(dāng)其上電極15包括含有鈦的最下層時，該電容元件的容量隨時間而變化，而當(dāng)其上電極15由鉑所形成時，其容量基本上沒有被觀察到的變化。
圖6和7是示出第一通孔21的傾斜內(nèi)壁的效果的坐標(biāo)圖，其中圖6示出STO薄膜的厚度與擊穿電壓之間的關(guān)系，而圖7示出第一通孔21的內(nèi)壁傾角與在邊緣部分上STO膜的厚度之間的關(guān)系。如果300nm厚的STO膜形成在具有傾斜75度的內(nèi)壁的通孔上，則該STO膜在邊緣部分的厚度變?yōu)?10nm，并且該電容元件的擊穿電壓由這一部分所決定變?yōu)?5V。當(dāng)通孔的內(nèi)壁傾角增加時，該邊緣部分的厚度明顯下降，并且擊穿電壓相應(yīng)減少。因此，可以通過把通孔21的內(nèi)壁傾角θ設(shè)為75度或更小，可以避免在邊緣部分的厚度下降，從而避免擊穿電壓減小。
圖8和9A-9E示出本發(fā)明的第三實(shí)施例，其中圖8是形成于一基片上的電容元件的截面圖，而圖9A-9E示出圖8中所示的電容元件的制造步驟。
該電容元件包括一下電極12、按次序形成于基片11上的一電介膜14和一上電極15。另外，提供覆蓋下電極12和電介膜14的層間絕緣膜13。在該層間絕緣膜13中形成到達(dá)電介膜14的第一通孔21和到達(dá)下電極12的第二通孔22。上電極15形成于第一通孔21和通過該第一通孔暴露出來的電介膜14的一部分上，并且布線層16分別連接到上電極15和通過第二通孔22暴露出來的下電極12上。
基片11是具有SiO2保護(hù)膜的GaAs基片，下電極12具有雙層結(jié)構(gòu)鉑(70nm)/鈦(20nm)，層間絕緣膜13是SiO2膜，電介膜14是300nm厚的SrTiO3膜，以及上電極是100nm厚的鉑膜。
由于在該結(jié)構(gòu)中，電介膜14是平整的并且不具有厚度減小的部位，因此提高了擊穿電壓。
為了制造這種電容元件，在該基片11上形成下電極12和電介膜14，并由圖9A中所示的層間絕緣膜13所覆蓋。然后，如圖9B中所示，形成光刻膠掩膜34以形成到達(dá)在層間絕緣膜13中的電介膜14的第一通孔21。然后，如圖9C中所示，形成光刻膠掩膜35以形成到達(dá)下電極12的第二通孔22。此后，如圖9D中所示，在第一通孔21和圍繞該通孔的區(qū)域上形成上電極15，然后，如圖9E中所示，形成分別連接到上電極15和通過第二通孔22暴露出來的下電極12的部分上的布線層16。
圖10是示出具有帶有和不帶有邊緣的電介膜14的電容元件的擊穿電壓的變化。當(dāng)該電介膜14是STO膜并具有一邊緣時，其擊穿電壓降低到約為60V。但是，當(dāng)沒有邊緣時，可以獲得高達(dá)100V的擊穿電壓。
圖11是根據(jù)本發(fā)明第四實(shí)施例的電容元件的截面圖。在圖11中，該電容元件包括順序形成在基片11上的一下電極12、一電介膜14和一上電極15。該電容元件還包括覆蓋下電極12的第一層間絕緣膜13。該第一層間絕緣膜13具有第一和第二通孔21和22。電介膜14形成于第一通孔21和圍繞該第一通孔21的電介膜14的一部分上。該上電極15形成于第一通孔21內(nèi)部，尤其是形成于該通孔21的邊緣外側(cè)的電介膜14上。形成覆蓋電介膜14的第二層間絕緣膜17。布線層16分別連接到上電極15和穿過位于第二層間絕緣膜17中的第三通孔23和第二通孔22的下電極12上。
圖12是根據(jù)本發(fā)明第五實(shí)施例的電容元件的截面圖。該電容元件與圖11中所示的第四實(shí)施例不同之處在于，提供多個上電極15。通過提供多個上電極15并通過調(diào)節(jié)電極裝置把布線層16連接到上電極上，可以容易地增加電容元件的容量并調(diào)節(jié)其容量。
在圖11和12中，形成于第一層間絕緣膜13中的第一和第二通孔21和22的內(nèi)壁為傾斜。但是，根據(jù)圖11和12中所示的電容元件，即使當(dāng)其內(nèi)壁不傾斜時，也可以獲得比常規(guī)電容元件更高的擊穿電壓。
圖13A-13F示出用于制造圖11中所示電容元件的制造步驟。應(yīng)當(dāng)注意到圖12中所示電容元件可以類似地制造。首先，下電極12形成于基片11上，并由第一層間絕緣膜13所覆蓋，如圖13A中所示。然后，通過利用光刻膠掩膜36使第一通孔形成于第一層間絕緣膜13中，如圖13B中所示。然后，如圖13C中所示，在第一通孔21及其外圍上形成電介膜14，并且上電極15形成于第一通孔21內(nèi)的電介膜14上。對于圖12中所示的電容元件的情況，多個上電極15形成于這一步驟中。然后，如圖13D中所示，形成覆蓋上電極15的第二層間絕緣膜17，然后，通過利用一光刻膠掩膜37形成到達(dá)下電極12的第二通孔22以及到達(dá)上電極15的第三通孔23，如圖13E中所示。此后，形成如圖13F中所示的連接到分別通過第二和第三通孔22和23暴露出來的下電極12和上電極15的布線層16。
如上文中所述，在根據(jù)本發(fā)明第一實(shí)施例的電容元件中，其中該上電極可以與其它元件的布線層同時形成，通過在至少上電極的一部分上提供與該電介膜相接觸的鉑阻擋層，可以抑制上電極與象STO膜這樣具有高電介常數(shù)的電介膜(特別是含鈦的電介膜)之間的反應(yīng)。因此，可以避免制造完成之后的電容元件的可靠性下降。
另外，通過使形成于該電介膜中的通孔的內(nèi)壁傾斜可以提高電介膜的覆蓋率。因此，可以避免在該步驟中在邊緣處的電介膜的厚度下降，從而可以避免泄漏電流并且避免擊穿電壓下降。
根據(jù)本發(fā)明的第二方面，所形成的電介膜為平整的。因此，不存在邊緣部分，因此，可以避免擊穿電壓的下降。另外，由于當(dāng)具有高電介常數(shù)的結(jié)晶電介材料被用于形成該電介膜時，該電介膜形成于平整的基片上，從而提高其結(jié)晶性并增加電介膜的相對電介常數(shù)，可以獲得的大電容。
根據(jù)本發(fā)明的第三方面，由于該上電極位于它不影響該邊緣部分的區(qū)域，即使在電介膜中具有邊緣部分時也可以避免擊穿電壓下降。在提供多個上電極的情況，電容調(diào)整變得容易，并且由這些電極所占用的面積小于采用多個電容元件進(jìn)行電容調(diào)整的情況。
根據(jù)本發(fā)明，通過利用含鈦的材料，特別是用SrTiO3、BaTiO3、(BaxSr1-x)TiO3、PbTiO3、(PbZr)TiO3或Sr(BiTa)O作為電介膜材料，可以實(shí)現(xiàn)具有易于與其它元件相集成的結(jié)構(gòu)的電容元件。由于這些材料具有高的電介常數(shù)，因此所得的電容元件具有大電容，這樣就可以高密度地形成多個電容元件。
當(dāng)在包括第一通孔和其外圍部分的有限區(qū)域上形成電介膜時，可以避免該電介膜與基片之間發(fā)生反應(yīng)。尤其是，當(dāng)該電介膜是由含鈦的材料所形成時，可以避免鈦污染基片，從而避免象FET這樣形成于相同基片上的其它元件質(zhì)量下降。
另外，通過一同形成電介膜和上電極，該制造步驟變得有效，并且提高了電介膜的形成精度。
權(quán)利要求
1．一種包含按次序形成于基片上的下電極、電介膜和上電極的電容元件，其特征在于，所述電容元件包括形成在所述下電極上的層間絕緣膜；形成于所述層間絕緣膜中的第一和第二通孔；形成于第一通孔中并延伸到所述層間絕緣膜上的所述電介膜和所述上電極；分別連接到所述上電極和所述通過第二通孔暴露出來的下電極的一部分的布線層；以及位于至少所述上電極的一部分上的鉑的阻擋層，它與所述電介膜相接觸，用于抑制所述上電極與所述電介膜之間的反應(yīng)。
2．根據(jù)權(quán)利要求1所述的電容元件，其特征在于，所述第一通孔的內(nèi)壁相對于所述基片的表面形成7 5度或更小的角度。
3．根據(jù)權(quán)利要求1所述的電容元件，其特征在于，所述電介膜由含鈦的材料所形成。
4．根據(jù)權(quán)利要求3所述的電容元件，其特征在于，所述含鈦材料為從SrTiO3、BaTiO3、(BaxSr1-x)TiO3、PbTiO3和(PbZr)TiO3組中選擇的一種材料。
5．根據(jù)權(quán)利要求1所述的電容元件，其特征在于，所述電介膜由Sr(BiTa)O所形成。
6．根據(jù)權(quán)利要求1所述的電容元件，其特征在于，所述電介膜形成于包括所述第一通孔和其外圍部分的有限區(qū)域內(nèi)。
7．一種包含按次序形成于基片上的下電極、電介膜和上電極的電容元件，其特征在于，所述電容元件包括覆蓋所述下電極和所述電介膜的層間絕緣膜；形成于所述層間絕緣膜中的第一通孔和第二通孔，所述第一通孔到達(dá)所述電介膜，并且所述第二通孔到達(dá)所述下電極；形成于所述第一通孔中并延伸到所述層間絕緣膜上的所述上電極，以及分別連接到所述上電極和通過所述第二通孔暴露出來的所述下電極的一部分的布線層。
8．根據(jù)權(quán)利要求7所述的電容元件，其特征在于，在與所述電介膜相接觸的所述上電極的至少一部分上提供了用于抑制所述上電極與所述電介膜之間的反應(yīng)的鉑阻擋層。
9．根據(jù)權(quán)利要求7所述的電容元件，其特征在于，所述電介膜由含鈦材料所形成。
10．根據(jù)權(quán)利要求9所述的電容元件，其特征在于，所述含鈦材料為從SrTiO3、BaTiO3、(BaxSr1-x)TiO3、PbTiO3和(PbZr)TiO3組中選擇的一種材料。
11．根據(jù)權(quán)利要求9所述的電容元件，其特征在于，所述電介膜由Sr(BiTa)O所形成。
12．根據(jù)權(quán)利要求9所述的電容元件，其特征在于，所述電介膜形成于包括所述第一通孔和其外圍部分的有限區(qū)域內(nèi)。
13．一種包含按次序形成于基片上的下電極、電介膜和上電極的電容元件，其特征在于，所述電容元件包括覆蓋所述下電極的第一層間絕緣膜；形成于所述第一層間絕緣膜中的第一通孔和第二通孔；形成于所述第一通孔上并延伸到圍繞所述第一通孔的所述第一層間絕緣膜上的所述電介膜；形成于所述第一通孔內(nèi)的所述電介膜上的所述上電極；覆蓋所述電介膜的第二層間絕緣膜；形成于所述第二層間絕緣膜中的第三通孔；以及分別通過所述第三通孔和所述第二通孔連接到所述上電極和所述下電極的布線層。
14．根據(jù)權(quán)利要求13所述的電容元件，其特征在于，為所述第一通孔提供多個所述上電極。
15．根據(jù)權(quán)利要求13所述的電容元件，其特征在于，在與所述電介膜相接觸的所述上電極的至少一部分上提供用于抑制所述上電極與所述電介膜之間的反應(yīng)的鉑阻擋層。
16．根據(jù)權(quán)利要求13所述的電容元件，其特征在于，所述電介膜由含鈦所材料所形成。
17．根據(jù)權(quán)利要求16所述的電容元件，其特征在于，所述含鈦材料為從SrTiO3、BaTiO3、(BaxSr1-x)TiO3、PbTiO3和(PbZr)TiO3組中選擇的一種材料。
18．根據(jù)權(quán)利要求13所述的電容元件，其特征在于，所述電介膜由Sr(BiTa)O所形成。
19．根據(jù)權(quán)利要求13所述的電容元件，其特征在于，所述電介膜形成于包括所述第一通孔和其外圍部分的有限區(qū)域內(nèi)。
20．一種用于制造電容元件的方法，其特征在于，其中包括如下步驟在一基片上形成一下電極并用一層間絕緣膜覆蓋所述下電極；在所述層間絕緣膜中形成第一通孔；在所述通孔和其外圍部分上按次序形成一電介膜和一上電極，然后在所述層間絕緣膜中形成第二通孔；以及分別形成連接到所述上電極和通過該第二通孔暴露出來的所述下電極的一部分上的布線層。
21．根據(jù)權(quán)利要求20所述的用于制造電容元件的方法，其特征在于，在所述電介膜和所述上電極形成之后，除去所述電容元件所不需要的部分。
22．一種用于制造電容元件的方法，其特征在于，其中包括如下步驟在一基片上按次序形成一下電極和一電介膜，并在所述層間絕緣膜中形成到達(dá)所述下電極的孔；在所述第一通孔和其外圍部分上形成一上電極；以及分別連接到所述上電極和通過所述第二通孔暴露出來的所述下電極的一部分上的布線層。
23．一種用于制造電容元件的方法，其特征在于，其中包括如下步驟在一基片上形成一下電極并用第一層間絕緣膜覆蓋所述下電極；在所述第一層間絕緣膜中形成第一通孔；在所述第一通孔及其周圍部位上形成一絕緣膜；在所述第一通孔內(nèi)的所述電介膜上形成一上電極；形成覆蓋所述上電極的第二層間絕緣膜；在所述第二層間絕緣膜中形成到達(dá)所述下電極的第二通孔和到達(dá)所述上電極的第三通孔；以及分別形成連接到通過所述第二通孔暴露出來的所述下電極和通過所述第三通孔暴露出來的所述上電極的布線層。
全文摘要
形成于基片11上并由層間絕緣膜所覆蓋的下電極12。通孔21和22形成于層間絕緣膜，并且電介膜14和上電極15按次序形成于通孔21及其外圍上，并且形成分別連接到上電極15和通過第二通孔22暴露出來的下電極12的一部分上的布線層16。一鉑阻擋層位于上電極15的一部分上用于抑制電介膜14與上電極15之間的反應(yīng)。第一通孔21的內(nèi)壁相對于基片11的表面傾斜75度或更小角度。可以提供具有高密度并能易于與其他元件相集成的可靠電容元件。
文檔編號H01L27/04GK1237793SQ99107759
公開日1999年12月8日 申請日期1999年5月31日 優(yōu)先權(quán)日1998年6月1日
發(fā)明者西村武史, 竹村浩一 申請人:日本電氣株式會社