陣列基板及其制備方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于顯示裝置制造技術(shù)領(lǐng)域，具體涉及一種陣列基板及其制備方法。
【背景技術(shù)】
[0002] 隨著技術(shù)的發(fā)展，顯示裝置的尺寸、分辨率、刷新率都不斷提高，這就要求其陣列 基板中的薄膜晶體管具有更低的電阻和更高的迀移率，以降低信號(hào)的延遲。金屬氧化物薄 膜晶體管迀移率高、均一性好、透明、制作工藝簡(jiǎn)單，故獲得了廣泛應(yīng)用。
[0003] 為減化工藝，薄膜晶體管優(yōu)選采用背溝道（Back Channel)結(jié)構(gòu)，即源漏極形成在 有源區(qū)上方。但是，金屬氧化物薄膜晶體管的有源區(qū)是金屬氧化物，其耐腐蝕性與金屬源漏 極類似，故若其采用背溝道結(jié)構(gòu)，則在刻蝕形成源漏極時(shí)容易損傷有源區(qū)。
[0004] 針對(duì)上述問題，一種方法是采用背溝道保護(hù)技術(shù)，即在有源區(qū)與源漏極間設(shè)置刻 蝕阻擋層（ESL);但刻蝕阻擋層的形成需要額外的步驟，會(huì)降低生產(chǎn)效率，且不利于薄膜晶 體管尺寸的減小，同時(shí)刻蝕阻擋層寄生電容大，還會(huì)導(dǎo)致功耗增加。另一種方法是背溝道保 護(hù)（BCE)技術(shù)，即在刻蝕形成源漏極時(shí)控制刻蝕劑用量、刻蝕時(shí)間等，以在保證形成源漏極 的基礎(chǔ)上盡量減小有源區(qū)的損傷；但這種方法不能完全避免有源區(qū)損傷，如圖1所示，其有 源區(qū)（圖中高亮部分）仍會(huì)被刻蝕，各部分厚度不均，同時(shí)有源區(qū)的損傷程度也難以控制， 如圖2所示，用相同工藝制備的12個(gè)薄膜晶體管的漏電流曲線差別很大，這表明其產(chǎn)品性 能很不穩(wěn)定。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明針對(duì)現(xiàn)有陣列基板制備工藝復(fù)雜或薄膜晶體管性能不好的問題，提供一種 制備工藝簡(jiǎn)單，且薄膜晶體管性能好的陣列基板及其制備方法。
[0006] 解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種陣列基板制備方法，其包括：
[0007] 步驟1 :在基底上形成半導(dǎo)體材料層；
[0008] 步驟2 :在完成前述步驟的基底上形成光刻膠層，并通過曝光、顯影至少除去對(duì)應(yīng) 源極、漏極位置的光刻膠層；
[0009] 步驟3 :在完成前述步驟的基底上通過電鍍工藝形成包括源極、漏極的圖形；
[0010] 步驟4:剝離所述光刻膠層，在完成前述步驟的基底上通過構(gòu)圖工藝形成包括有 源區(qū)的圖形。
[0011] 優(yōu)選的是，所述半導(dǎo)體材料層由金屬氧化物半導(dǎo)體材料構(gòu)成。
[0012] 優(yōu)選的是，所述步驟2中，還同時(shí)除去對(duì)應(yīng)數(shù)據(jù)線位置的光刻膠層；所述步驟3中， 還同時(shí)形成數(shù)據(jù)線。
[0013] 優(yōu)選的是，所述源極、漏極由銅構(gòu)成。
[0014] 進(jìn)一步優(yōu)選的是，在所述步驟3和步驟4之間，還包括：在所述包括源極、漏極的圖 形上形成保護(hù)金屬層。
[0015] 進(jìn)一步優(yōu)選的是，所述在包括源極、漏極的圖形上形成保護(hù)金屬層包括：通過電鍍 工藝在所述包括源極、漏極的圖形上形成保護(hù)金屬層。
[0016] 進(jìn)一步優(yōu)選的是，所述保護(hù)金屬層由鉬、鈦、鈮、鎢、鋁中的任意一種金屬或多種金 屬的合金構(gòu)成。
[0017] 進(jìn)一步優(yōu)選的是，所述保護(hù)金屬層的厚度在100?500A之間。
[0018] 優(yōu)選的是，在步驟3中，以半導(dǎo)體材料層作為陰極進(jìn)行所述電鍍。
[0019] 優(yōu)選的是，在所述步驟1之前，還包括：在基底上通過構(gòu)圖工藝形成包括柵極、柵 線的圖形；在完成前述步驟的基底上形成柵絕緣層。
[0020] 進(jìn)一步優(yōu)選的是，在所述步驟4之后，還包括：在完成前述步驟的基底上通過構(gòu)圖 工藝形成包括過孔的鈍化層，所述過孔連通到所述漏極的位置；在完成前述步驟的基底上 通過構(gòu)圖工藝形成包括像素電極的圖形，所述像素電極通過所述鈍化層中的過孔與所述漏 極電連接。
[0021] 其中，"構(gòu)圖工藝"是指通過將完整材料層中的一部分除去，從而使該層剩余部分 形成所需結(jié)構(gòu)的技術(shù)，其通常包括形成材料層、涂布光刻膠、曝光、顯影、刻蝕、光刻膠剝離 等步驟中的一部或多步。
[0022] 解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種陣列基板，其包括：有源區(qū)；設(shè)于 所述有源區(qū)上的源極、漏極；且
[0023] 所述源極、漏極是通過電鍍工藝形成的。
[0024] 優(yōu)選的是，所述有源區(qū)由金屬氧化物半導(dǎo)體材料構(gòu)成。
[0025] 優(yōu)選的是，所述源極、漏極由銅構(gòu)成。
[0026] 進(jìn)一步優(yōu)選的是，所述源極、漏極上還設(shè)有保護(hù)金屬層。
[0027] 根據(jù)本發(fā)明的陣列基板制備方法，其源極、漏極（還可包括數(shù)據(jù)線）是由電鍍工藝 形成的，故源極、漏極的形成過程不需要刻蝕，因此其可在不形成刻蝕阻擋層的情況下避免 有源區(qū)的損傷，工藝簡(jiǎn)單且薄膜晶體管的質(zhì)量好；同時(shí)，電鍍工藝可形成形狀精確的結(jié)構(gòu)， 故其可制備銅的源極、漏極，而銅電阻率低，可進(jìn)一步改善薄膜晶體管的性能。
【附圖說明】
[0028]圖1為現(xiàn)有陣列基板的薄膜晶體管的局部剖面掃描電鏡照片（圖中高亮部分為有 源區(qū)）；
[0029] 圖2為使用同樣的現(xiàn)有方法制備的12個(gè)薄膜晶體管的漏電流曲線圖；
[0030]圖3為使用本發(fā)明實(shí)施例2的方法制備的12個(gè)薄膜晶體管的漏電流曲線圖；
[0031] 圖4為本發(fā)明的實(shí)施例2的陣列基板制備方法中形成柵絕緣層后的結(jié)構(gòu)示意圖；
[0032] 圖5為本發(fā)明的實(shí)施例2的陣列基板制備方法中形成半導(dǎo)體材料層后的結(jié)構(gòu)示意 圖；
[0033] 圖6為本發(fā)明的實(shí)施例2的陣列基板制備方法中對(duì)光刻膠層進(jìn)行曝光后的結(jié)構(gòu)示 意圖；
[0034] 圖7為本發(fā)明的實(shí)施例2的陣列基板制備方法中形成源極、漏極后的結(jié)構(gòu)示意 圖；
[0035] 圖8為本發(fā)明的實(shí)施例2的陣列基板制備方法中形成保護(hù)金屬層后的結(jié)構(gòu)示意 圖；
[0036] 圖9為本發(fā)明的實(shí)施例2的陣列基板制備方法中剝離光刻膠后的結(jié)構(gòu)示意圖；
[0037] 圖10為本發(fā)明的實(shí)施例2的陣列基板制備方法中形成有源區(qū)后的結(jié)構(gòu)示意圖；
[0038] 圖11為本發(fā)明的實(shí)施例2的陣列基板制備方法所制備的陣列基板的結(jié)構(gòu)示意 圖；
[0039] 其中，附圖標(biāo)記為：1、柵極；2、柵絕緣層；3、有源區(qū)；31、半導(dǎo)體材料層；41、漏極； 42、源極；49、保護(hù)金屬層；5、鈍化層；6、像素電極；8、光刻膠層；9、基底。
【具體實(shí)施方式】
[0040] 為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和具體實(shí)施方 式對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
[0041] 實(shí)施例1 :
[0042] 本實(shí)施例提供一種陣列基板制備方法，其包括以下步驟：
[0043] 步驟1:在基底上形成半導(dǎo)體材料層；
[0044] 步驟2 :在完成前述步驟的基底上形成光刻膠層，并通過曝光、顯影至少除去對(duì)應(yīng) 源極、漏極位置的光刻膠層；
[0045] 步驟3 :在完成前述步驟的基底上通過電鍍工藝形成包括源極、漏極的圖形；
[0046] 步驟4:剝離所述光刻膠層，在完成前述步驟的基底上通過構(gòu)圖工藝形成包括有 源區(qū)的圖形。
[0047] 根據(jù)本實(shí)施例的陣列基板制備方法，其源極、漏極（還可包括數(shù)據(jù)線）是由電鍍 工藝形成的，故源極、漏極的形成過程不需要刻蝕，因此其可在不形成刻蝕阻擋層的情況下 避免有源區(qū)的損傷，工藝簡(jiǎn)單且薄膜晶體管的質(zhì)量好；同時(shí)，電鍍工藝可形成形狀精確的結(jié) 構(gòu)，故其可制備銅的源極、漏極，而銅電阻率低，可進(jìn)一步改善薄膜晶體管的性能。
[0048] 實(shí)施例2 :
[0049] 如圖3至圖11所示，本實(shí)施例提供一種陣列基板制備方法。
[0050] 其中，該陣列基板可為用于液晶顯示裝置的陣列基板，具體可以是扭曲向列（TN) 模式或高級(jí)超維場(chǎng)轉(zhuǎn)換（ADS)模式等任意模式；或者，該陣列基板也可為用于有機(jī)發(fā)光二 極管（OLED)顯示裝置的陣列基板。且在該陣列基板中，薄膜晶體管可以為頂柵型，也可為 底柵型。
[0051] 具體的，以下以包括底柵型薄膜晶體管的扭曲向列模式的陣列基板的制備方法為 例進(jìn)行介紹，其具體包括以下步驟：
[0052] S201、通過構(gòu)圖工藝，在基底9上形成包括柵極1、柵線的圖形。
[0053] 也就是說，通過常規(guī)的構(gòu)圖工藝，按照形成柵金屬層、涂布光刻膠、曝光、顯影、刻 蝕、光刻膠剝離的步驟在基底9上形成柵極1和柵線。
[0054] 具體的，該柵金屬層可通過濺射、蒸鍍等方法形成，其材料優(yōu)選為銅，但也可采用 鉬、鈦、鈮、鎢等金屬或其合金，而該柵極金屬層的厚度可在2000?10000A之間。
[0055] 其中，為改善柵極1、柵線與基底9間的結(jié)合力，在本步驟之前還可包括形成緩沖 層的步驟。
[0056] S202、在完成前述步驟的基底9上，形成柵絕緣層2。
[0057] 也就是說，繼續(xù)形成覆蓋基底9的柵絕緣層2,得到如圖4所示的結(jié)構(gòu)。
[0058] 具體的，該柵絕緣層2的材料可為硅的氧化物、氮化物、氧氮化物等，例如SiOx、 SiNx等，其厚度通常在300?3000A。該柵絕緣層2可通過等離子增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝形成，沉積中所用的工藝氣體可根據(jù)柵絕緣層2的材料決定，通常可包括甲硅 烷（SiH 4)、氨氣（NH3)、氮?dú)猓∟2)、二氯甲硅烷（SiH2Cl 2)、一氧化二氮（N20)等。
[0059] S203、在基底9上形成半導(dǎo)體材料層31。
[0060] 也就是說，在柵絕緣層2上形成完整的由半導(dǎo)體材料構(gòu)成的層，得到如圖5所示的 結(jié)構(gòu)。
[0061] 優(yōu)選的，半導(dǎo)體材料層31由金屬氧化物半導(dǎo)體材料構(gòu)成，例如氧化鎵銦鋅 (IGZ0)、氧化銦鋅（IZ0)、摻雜氧化鋅、摻雜氧化銦、摻雜二氧化鈦等，其形態(tài)可為非晶或多 晶。之所以半導(dǎo)體材料層31優(yōu)選采用金屬氧化物半導(dǎo)體，是因?yàn)榻饘傺趸锇雽?dǎo)體更容易 在源漏極的刻蝕過程中損傷，故其更適用于本發(fā)明。當(dāng)然，若采用多晶硅、非晶硅等其他半 導(dǎo)體材料形成半導(dǎo)體材料層31，也是可行的。
[0062] 具體的，該半導(dǎo)體材料層31可通過濺射、蒸鍍等工藝形成，厚度可在50?1000A 之間。
[0063] S204、在完成前述步驟的基底9上形成光刻膠層8,并通過曝光、顯影至少除去對(duì) 應(yīng)源極42、漏極41位置的光刻膠層8。
[0064] 也就是說，在基底9上涂布完整的光刻膠層8,之后對(duì)光刻膠層8進(jìn)行曝光、顯影， 從而將對(duì)應(yīng)源極42、漏極41位置的光刻膠層8除去，使該位置的半導(dǎo)體材料層31暴露，得 到如圖6所示的結(jié)構(gòu)。
[0065] 優(yōu)選的，在本步驟中，還同時(shí)除去對(duì)應(yīng)數(shù)據(jù)線位置的光刻膠層8。
[0066] 也就是說，還可調(diào)整曝光的圖案，將對(duì)應(yīng)數(shù)據(jù)線位置的光刻膠層8也一起除去，從 而在后續(xù)步驟中可使數(shù)據(jù)線與源極42、漏極41同步形成。
[0067] S205、在完成前述步驟的基底9上通過電鍍工藝形成包括源極42、漏極41的圖形。
[0068] 也就是說，將基板放入電鍍液中，并給半導(dǎo)體材料層31通電（即以給半導(dǎo)體材料 層31作為電鍍過程中的一個(gè)電極），對(duì)半導(dǎo)體材料層31進(jìn)行電鍍，從而在其上形成金屬層。 其中，半導(dǎo)體材料層31被光