用于柵介質完整性的測試結構及其測試方法
【技術領域】
[0001]本發(fā)明涉及半導體制造業(yè)中的可靠性(Reliability)領域，特別是涉及一種用于柵介質完整性的測試結構及其測試方法。
【背景技術】
[0002]在半導體器件的制造過程中，為了對制造工藝進行監(jiān)控，保證半導體器件的可靠性，通常的做法是在器件中形成測試結構(testkey)，用于一些關鍵參數的測試。在CMOS工藝中，柵介質(gate dielectric)是器件結構中的重要結構,柵介質應該是一個理想的介質層，其中沒有影響其絕緣特性的缺陷，但是，在制造過程中如離子擴散侵入、俘獲電荷等因素都會影響柵介質的質量。
[0003]柵介質完整性(gate dielectric integrity,簡稱⑶I)測試是驗證柵介質質量的測試過程。在半導體器件的制造過程中，一般都要形成專門的測試結構用于柵介質完整性測試，檢測柵介質中是否存在缺陷，防止柵介質缺陷造成器件的可靠性下降。
[0004]現(xiàn)有技術中的柵介質完整性的測試結構由若干個測試單元陣列形成，所述測試單元的數量根據柵介質面積大小的測試要求決定，通常所述測試單元的柵介質的面積一般為1.0umX 1.0um,所述測試結構的面積一般為:250um2、500um2、5Kum2 或 1Kum2 等。
[0005]在圖1中，所述測試結構I具有5X5個所述測試單元111，其中，每個所述測試單元111均具有基底(substrate)、有源區(qū)(包括源極以及漏極)和柵極，在圖1中未具體示出。所述測試單元111的基底通過第一金屬線120連接，其中，所述第一金屬線120位于第一互連層(M1)，所述第一金屬線120的布圖并不限于圖所示的橫條行結構，還可以為田字形結構等，所述第一金屬線120通常連接一第一墊片，用于施加電壓；每一行的所述測試單元111的有源區(qū)通過第二金屬線130連接，其中，所述第二金屬線130位于第二互連層(M2)，所述第二金屬線130 —般為橫條行結構，所述第二金屬線130通常連接一第二墊片，用于施加電壓；每一行的所述測試單元111的柵極通過第三金屬線140連接，其中，所述第三金屬線140位于第三互連層(M3)，所述第三金屬線140—般為橫條行結構，所述第三金屬線140通常連接一第三墊片，用于施加電壓。從而，使得所述測試結構I中所有的所述測試單元111并聯(lián)連接。
[0006]目前，在現(xiàn)有技術中，對所述測試結構I進行柵介質完整性測試時，先對所有的所述測試單元111施加電壓，使得某些所述測試單元111的柵介質被擊穿而失效；然后，通過電性分析的儀器(EFA Tool)，例如EMMI (微光顯微鏡)以及OBIRCH (光致電阻率變化技術)抓點定位出被擊穿的所述測試單元111大概所在的區(qū)域；再經過逐層剝層到第一互連層，通過掃面電子顯微鏡PVC(被動式電鍍襯底技術)進一步確認被擊穿的所述測試單元111的精確位置。然而，采用現(xiàn)有的所述測試結構I進行分析時具有以下幾個缺點:
[0007]I)、由于所述測試結構I的結構面積很大，所述測試結構I中的具體哪一個一個所述測試單元111的柵介質擊穿無法預先知道，所以，通過現(xiàn)有的技術很能精確地對被擊穿的所述測試單元111進行定位；
[0008]2)、在所述測試結構I中，所有的所述測試單元111并聯(lián)連接，使得位于頂部的互連層(例如第四互連層、第五互連層等)的金屬連線會很密集，從而影響EMMI以及OBIRCH進行抓點定位；
[0009]3)、使用電性分析的儀器的過程需要對所述測試單元111施加電壓，有可能對所述測試單元111造成不必要的二次傷害，干擾分析結果。
[0010]因此，如何提供一種用于柵介質完整性的測試結構及其測試方法，能夠克服上述缺點，已成為本領域技術人員需要解決的問題。

【發(fā)明內容】

[0011]本發(fā)明的目的在于，提供一種用于柵介質完整性的測試結構及其測試方法，能夠簡化分析過程，避免分析過程對測試結構造成的損傷，從而保證測試分析的準確性。
[0012]為解決上述技術問題，本發(fā)明提供一種用于柵介質完整性的測試結構，包括kX I個模塊的陣列，每個所述模塊由rnXn個測試單元陣列形成，同一所述模塊的測試單元之間并聯(lián)連接后，所述模塊之間再并聯(lián)連接，其中，k、1、m、η均為自然數。
[0013]進一步的，在整個所述測試結構中，在整個所述測試結構中，所述測試單元的基底通過第一金屬線連接，每一行的所述測試單元的有源區(qū)通過第二金屬線連接；同一所述模塊內，每一列的所述測試單元的柵極通過第三金屬線連接，不同所述模塊之間的所述第三金屬線相隔絕，所述第三金屬線位于所述第一金屬線以及第二金屬線的上層的互連層。
[0014]進一步的，所述第一金屬線位于第一互連層，所述第二金屬線位于第二互連層，所述第三金屬線位于第三互連層。
[0015]進一步的，每一所述模塊的所述第三金屬線均連接一第三互連層通孔，所述第三互連層通孔均連接一第四金屬線，所述第四金屬線位于所述第三金屬線的上層的互連層。
[0016]進一步的，所述kX I個模塊的陣列形成一個組，所述測試結構包括兩個以上的所述組，同一所述組的模塊之間并聯(lián)連接后，所述組之間再并聯(lián)連接。
[0017]進一步的，每一所述組的所述第四金屬線均具有連接一第四互連層通孔，所述第四互連層通孔均連接一第五金屬線，所述第五金屬線位于所述第四金屬線的上層的互連層。
[0018]進一步的，根據本發(fā)明的另一面，本發(fā)明還提供一種用于柵介質完整性的測試方法，包括:
[0019]步驟一:提供一襯底，根據所述的測試結構在所述襯底上形成實際待測結構；
[0020]步驟二:以所述模塊為單位進行柵介質完整性的測試，確認被擊穿的所述模塊；
[0021]步驟三:以所述測試單元為單位，對被擊穿的所述模塊進行柵介質完整性的測試，確認被擊穿測試單元。
[0022]進一步的，在整個所述測試結構中，每一列所述測試單元的基底通過第一金屬線連接，每一行的所述測試單元的有源區(qū)通過第二金屬線連接；同一所述模塊內，所述測試單元的柵極通過第三金屬線連接，不同所述模塊之間的所述第三金屬線相隔絕，所述第三金屬線位于所述第一金屬線以及第二金屬線的上層的互連層，每一所述模塊的所述第三金屬線均連接一第三互連層通孔，所述第三互連層通孔均連接一第四金屬線，所述第四金屬線位于所述第三金屬線的上層的互連層。
[0023]進一步的，所述步驟二包括:
[0024]將所述待測結構剝層至所述第三金屬線所在的互連層，以所述模塊為單位進行柵介質完整性的測試。
[0025]進一步的，所述步驟三包括:
[0026]將所述待測結構剝層至所述第一金屬線所在的互連層，以所述測試單元為單位，對被擊穿的所述模塊進行柵介質完整性的測試。
[0027]進一步的，所述kX I個模塊的陣列形成一個組，所述測試結構包括兩個以上的所述組，同一所述組的模塊之間并聯(lián)連接后，所述組之間再并聯(lián)連接；在所述步驟一和步驟二之間，還包括:
[0028]以所述組為單位進行柵介質完整性的測試，確認被擊穿的所述組。
[0029]進一步的，采用電壓襯底技術，以所述模塊為單位進行柵介質完整性的測試。
[0030]進一步的，采用電壓襯底技術，以所述測試單元為單位，對被擊穿的所述模塊進行柵介質完整性的測試。
[0031]與現(xiàn)有技術相比，本發(fā)明提供的用于柵介質完整性的測試結構及其測試方法具有以下優(yōu)點:
[0032]1、本發(fā)明提供的用于柵介質完整性的測試結構及其測試方法，該測試結構包括kX I個模塊的陣列，每個所述模塊由mXn個測試單元陣列形成，同一所述模塊的測試單元之間并聯(lián)連接后，所述模塊之間再并聯(lián)連接，與現(xiàn)有技術相比，所述測試結構具有分級