， 在所述第3半導(dǎo)體層中，將具有使所述第3半導(dǎo)體層和所述第I半導(dǎo)體層接合的接合面的面積成為與所述面積A相同的面積的所述寬度和所述第I厚度的區(qū)域，設(shè)為區(qū)域A，以使所述第4半導(dǎo)體層中的所述第2雜質(zhì)的原子數(shù)量、和所述第3半導(dǎo)體層的所述區(qū)域A中的所述第I雜質(zhì)的原子數(shù)量成為相同數(shù)量的方式，設(shè)定所述第3半導(dǎo)體層的所述第I雜質(zhì)的濃度和所述第I厚度、以及所述第4半導(dǎo)體層的所述第2雜質(zhì)的濃度和所述第2厚度。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 在分別施加了所述第I電壓以及所述第2電壓時， 如果將使位于所述第4半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第4半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的第2導(dǎo)電型的雜質(zhì)濃度設(shè)為濃度A， 將使位于所述第3半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第3半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的第2導(dǎo)電型的雜質(zhì)的濃度設(shè)為濃度B， 則所述第3半導(dǎo)體層中的所述第I雜質(zhì)的濃度為所述濃度B， 所述第4半導(dǎo)體層中的所述第2雜質(zhì)的濃度為所述濃度A， 所述第3半導(dǎo)體層的所述第I厚度和所述第4半導(dǎo)體層的所述第2厚度設(shè)定為相同厚度。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 在所述第3半導(dǎo)體層中， 包含所述第2導(dǎo)電型的雜質(zhì)濃度相對高的第I部位、相對低的第2部位， 所述第I部位和所述第2部位以條紋狀配置。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 在所述第3半導(dǎo)體層中， 包含所述第2導(dǎo)電型的雜質(zhì)的濃度相對高的第I部位、相對低的第2部位， 所述第2部位以點狀配置。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 在分別施加了所述第I電壓以及所述第2電壓時， 如果將使位于所述第4半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第4半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的第2導(dǎo)電型的雜質(zhì)濃度設(shè)為濃度A， 將使位于所述第3半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第3半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的第2導(dǎo)電型的雜質(zhì)濃度設(shè)為濃度B， 則所述第3半導(dǎo)體層的所述第I雜質(zhì)的濃度以及所述第4半導(dǎo)體層的所述第2雜質(zhì)的濃度為所述濃度A， 所述第3半導(dǎo)體層的所述第I厚度設(shè)定得比所述第4半導(dǎo)體層的所述第2厚度薄。
6.一種半導(dǎo)體裝置的制造方法，其具備如下工序: 準(zhǔn)備具有主表面的半導(dǎo)體基板； 以將所述半導(dǎo)體基板的所述主表面覆蓋的方式，形成用于配置第I區(qū)域的第I導(dǎo)電型的第I半導(dǎo)體層； 以從所述第I半導(dǎo)體層的表面開始到達第I深度的方式，形成用于配置第2區(qū)域的第2導(dǎo)電型的第2半導(dǎo)體層； 形成具有寬度的分離區(qū)域，該分離區(qū)域在所述第2半導(dǎo)體層上，以包圍所述第2區(qū)域的方式沿著所述第2區(qū)域而到達所述第I深度； 在所述第I區(qū)域中，形成由第I電壓驅(qū)動的第I電路；以及 在所述第2區(qū)域中，形成由比所述第I電壓高的第2電壓驅(qū)動的第2電路， 在所述第2區(qū)域中，形成作為布局圖案包含直線圖案以及角圖案的布局圖案， 形成所述分離區(qū)域的工序具有如下工序: 通過沿著所述直線圖案將第2導(dǎo)電型的第I雜質(zhì)導(dǎo)入，形成具有所述寬度、并到達所述第I深度的第3半導(dǎo)體層；以及 通過沿著所述角圖案將第2導(dǎo)電型的第2雜質(zhì)導(dǎo)入，形成具有所述寬度、并到達所述第I深度的第4半導(dǎo)體層， 如果將所述第4半導(dǎo)體層和所述第I半導(dǎo)體層接合的接合面的面積設(shè)為面積A， 在所述第3半導(dǎo)體層中，將具有使所述第3半導(dǎo)體層和所述第I半導(dǎo)體層接合的接合面的面積成為與所述面積A相同的面積的所述寬度且達到所述第I深度的區(qū)域，設(shè)為區(qū)域A， 則在形成所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層的工序中， 以使導(dǎo)入所述第4半導(dǎo)體層的所述第2雜質(zhì)的原子數(shù)量、和導(dǎo)入所述區(qū)域A的所述第I雜質(zhì)的原子數(shù)量成為相同數(shù)量的方式，調(diào)整向用于形成所述第3半導(dǎo)體層的區(qū)域?qū)氲乃龅贗雜質(zhì)、和向所述第4半導(dǎo)體層導(dǎo)入的所述第2雜質(zhì)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中， 在分別施加了所述第I電壓以及所述第2電壓時， 如果將導(dǎo)入使位于所述第4半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第4半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件A， 將導(dǎo)入使位于所述第3半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第3半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件B， 則形成所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層的工序包含: 第I工序，在該工序中，在利用掩膜將用于形成所述第4半導(dǎo)體層的區(qū)域覆蓋的狀態(tài)下，向用于形成所述第3半導(dǎo)體層的區(qū)域，以所述條件B導(dǎo)入所述第I雜質(zhì)；以及 第2工序，在該工序中，在利用掩膜將用于形成所述第3半導(dǎo)體層的區(qū)域覆蓋的狀態(tài)下，向用于形成所述第4半導(dǎo)體層的區(qū)域，以所述條件A導(dǎo)入所述第2雜質(zhì)。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中， 在分別施加了所述第I電壓以及所述第2電壓時， 如果將導(dǎo)入使位于所述第4半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第4半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件A， 將導(dǎo)入使位于所述第3半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第3半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件B， 則形成所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層的工序包含: 第I工序，在該工序中，在所述條件A下，向用于形成所述第3半導(dǎo)體層的區(qū)域?qū)胨龅贗雜質(zhì)，并且向用于形成所述第4半導(dǎo)體層的區(qū)域?qū)胨龅?雜質(zhì)；以及 第2工序，在該工序中，在利用掩膜將用于形成所述第4半導(dǎo)體層的區(qū)域覆蓋的狀態(tài)下，向用于形成所述第3半導(dǎo)體層的區(qū)域，以與所述條件A相比較少的量導(dǎo)入第I導(dǎo)電型的第3雜質(zhì)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，在該方法中， 在所述第2工序中，以條紋狀導(dǎo)入所述第I導(dǎo)電型的雜質(zhì)。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，在該方法中， 在所述第2工序中，以點狀導(dǎo)入所述第I導(dǎo)電型的雜質(zhì)。
11.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，在該方法中， 在分別施加了所述第I電壓以及所述第2電壓時， 如果將導(dǎo)入使位于所述第4半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第4半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件A， 將導(dǎo)入使位于所述第3半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第3半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件B， 則在形成所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層的工序中，包含: 第I工序，在該工序中，在所述條件B下，向用于形成所述第3半導(dǎo)體層的區(qū)域?qū)胨龅贗雜質(zhì)，并且向用于形成所述第4半導(dǎo)體層的區(qū)域?qū)胨龅?雜質(zhì)；以及 第2工序，在該工序中，在利用掩膜將用于形成所述第3半導(dǎo)體層的區(qū)域覆蓋的狀態(tài)下，向用于形成所述第4半導(dǎo)體層的區(qū)域追加導(dǎo)入所述第2雜質(zhì)。
12.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，在該方法中， 在分別施加了所述第I電壓以及所述第2電壓時， 如果將導(dǎo)入使位于所述第4半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第4半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件A， 將對導(dǎo)入使所述第3半導(dǎo)體層的底部的所述第I半導(dǎo)體層和所述第3半導(dǎo)體層之間的接合面的電場成為與臨界電壓相關(guān)的電場的規(guī)定量的第2導(dǎo)電型的雜質(zhì)的條件，設(shè)為條件B， 則形成所述第3半導(dǎo)體層以及所述第4半導(dǎo)體層的工序包含: 第I工序，在該工序中，在所述條件A下，向用于形成所述第3半導(dǎo)體層的區(qū)域?qū)胨龅贗雜質(zhì)，并且向用于形成所述第4半導(dǎo)體層的區(qū)域?qū)胨龅?雜質(zhì)；以及 第2工序，在該工序中，在利用掩膜將用于形成所述第4半導(dǎo)體層的區(qū)域覆蓋的狀態(tài)下，通過對用于形成所述第3半導(dǎo)體層的區(qū)域?qū)嵤┪g刻處理，使所述第3半導(dǎo)體層的上表面的位置比所述第4半導(dǎo)體層的上表面的位置更低。
【專利摘要】本發(fā)明是半導(dǎo)體裝置及其制造方法，在該半導(dǎo)體裝置中，以從將P型的半導(dǎo)體基板的表面覆蓋的P型外延層的表面開始到達半導(dǎo)體基板的表面的方式，形成有配置了高電位側(cè)電路區(qū)域(13)的N型擴散層(3)。以規(guī)定寬度將高電位側(cè)電路區(qū)域(13)包圍的方式，形成有N型的高耐壓分離區(qū)域(16)。高耐壓分離區(qū)域(16)具有：角部(18)，其位于沿著矩形的高電位側(cè)電路區(qū)域(13)的角圖案的位置；以及直線部(17)，其位于沿著直線圖案的位置。與直線部(17)的N型擴散層(3a)的雜質(zhì)的濃度相比，角部(18)的N型擴散層(3b)的雜質(zhì)的濃度設(shè)定得更高。
【IPC分類】H01L29-06, H01L29-36
【公開號】CN104659078
【申請?zhí)枴緾N201410677785
【發(fā)明人】吉野學(xué)
【申請人】三菱電機株式會社
【公開日】2015年5月27日
【申請日】2014年11月21日
【公告號】US9064714, US20150137306