FinFET器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體涉及一種FinFET器件及其形成方法。
【背景技術(shù)】
[0002]在現(xiàn)有技術(shù)中，鰭式場效晶體管(Fin Field Effect Transistor, FinFET)與傳統(tǒng)的平面結(jié)構(gòu)晶體管相比，不僅具有較好的柵控能力，還能夠較好的抑制短溝道效應(yīng)，使半導(dǎo)體器件的尺寸得到進(jìn)一步減小。
[0003]在現(xiàn)有的制作FinFET器件的過程中，通常先在半導(dǎo)體襯底上形成若干鰭部(fin)，并鰭部上形成柵極以及源區(qū)、漏區(qū)等器件，以形成相互獨(dú)立的半導(dǎo)體器件。
[0004]但是，現(xiàn)有技術(shù)FinFET器件的形成方法容易在所述鰭部上留有殘留物，這些殘留物的存在導(dǎo)致了層間互聯(lián)結(jié)構(gòu)難以在所述半導(dǎo)體器件上形成。
[0005]進(jìn)一步，由于半導(dǎo)體的尺寸不斷縮小，使得去除這些殘留物變得更為困難。因此，如何盡量避免形成上述殘留物，以便于后續(xù)形成層間互聯(lián)結(jié)構(gòu)步驟的進(jìn)行，成為本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種FinFET器件及其形成方法，以減小在鰭部上形成殘留物的幾率。
[0007]為解決上述問題，本發(fā)明提供一種FinFET器件的形成方法，包括:
[0008]提供襯底；
[0009]在所述襯底上形成若干鰭部；
[0010]形成橫跨所述鰭部的若干柵極；
[0011]在所述柵極的側(cè)壁形成側(cè)墻；
[0012]在形成所述側(cè)墻之后，在柵極之間的鰭部中形成溝槽；
[0013]形成層間介質(zhì)層，使所述層間介質(zhì)層填充所述溝槽且覆蓋在所述襯底、鰭部、柵極以及側(cè)墻上。
[0014]可選的，形成若干鰭部的步驟之后，形成柵極之前，還包括:在所述的若干鰭部之間設(shè)置隔離結(jié)構(gòu)。
[0015]可選的，采用二氧化硅作為所述隔離結(jié)構(gòu)的材料，通過淺槽隔離的方式形成所述隔離結(jié)構(gòu)。
[0016]可選的，所述側(cè)墻的材料為氮化硅，形成側(cè)墻的步驟包括:采用化學(xué)氣相沉積的方式形成氮化硅層，以形成側(cè)墻。
[0017]可選的，形成側(cè)墻的步驟包括以下步驟:
[0018]在所述襯底、鰭部以及柵極上覆蓋氮化硅層；
[0019]通過各向異性刻蝕的方法去除位于所述襯底、鰭部以及柵極頂面的部分氮化硅層，剩余的位于所述柵極側(cè)壁的氮化硅層形成所述側(cè)墻。
[0020]可選的，在形成側(cè)墻的步驟之后，在鰭部上形成溝槽的步驟之前，還包括以下步驟:
[0021]在所述柵極兩側(cè)的鰭部上分別形成源區(qū)以及漏區(qū)。
[0022]可選的，在鰭部上形成溝槽的步驟包括:
[0023]在所述襯底、鰭部以及柵極上形成掩模，所述掩模具有橫跨所述鰭部的條狀空隙，所述條狀空隙將位于相鄰柵極之間的鰭部暴露出；
[0024]對(duì)暴露出的鰭部進(jìn)行刻蝕以形成所述溝槽。
[0025]可選的，在鰭部上形成溝槽的步驟包括，使所述溝槽的橫截面呈上大下小的梯形結(jié)構(gòu)。
[0026]可選的，使所述溝槽的側(cè)壁與所述襯底表面之間的角度在75°至86°的范圍內(nèi)。
[0027]可選的，在鰭部上形成溝槽的步驟包括，采用干法刻蝕形成所述溝槽。
[0028]可選的，干法刻蝕的步驟包括，采用溴化氫氣體、四氟化碳?xì)怏w以及氧氣作為刻蝕劑。
[0029]可選的，使溴化氫氣體的流量在50至500標(biāo)況毫升每分的范圍內(nèi)，四氟化碳?xì)怏w的流量在10至50標(biāo)況暈升每分的范圍內(nèi)，氧氣的流量在2至20標(biāo)況暈升每分的范圍內(nèi)，并使刻蝕環(huán)境的氣壓在2至80毫托的范圍內(nèi)。
[0030]可選的，使刻蝕機(jī)的功率在100?200瓦的范圍內(nèi)。
[0031]可選的，層間介質(zhì)層的材料為二氧化硅，覆蓋層間介質(zhì)層的步驟包括:通過沉積的方法形成所述層間介質(zhì)層。
[0032]此外，本發(fā)明還提供一種FinFET器件，包括:
[0033]襯底；
[0034]設(shè)于所述襯底上的若干鰭部；
[0035]橫跨所述鰭部的若干柵極，所述柵極的側(cè)壁形成有側(cè)墻；
[0036]設(shè)于所述柵極之間的溝槽，所述溝槽的橫截面呈上大下小的梯形結(jié)構(gòu)；
[0037]層間介質(zhì)層，所述層間介質(zhì)層覆蓋于所述襯底、鰭部、柵極以及側(cè)墻上，并填充所述溝槽。
[0038]可選的，所述溝槽的側(cè)壁與所述襯底表面之間的角度在75°至86°的范圍內(nèi)。
[0039]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0040]通過在形成的鰭部上形成柵極、側(cè)墻，然后再形成鰭部上的溝槽以對(duì)鰭部進(jìn)行分隔，在這之后進(jìn)行層間介質(zhì)層的覆蓋，并使層間介質(zhì)層將所述溝槽填充，由于所述溝槽在形成后便在下一步驟被層間介質(zhì)層填充，其他步驟在所述溝槽產(chǎn)生雜質(zhì)的幾率變得很小，從而可以使所述層間介質(zhì)層能夠較好地填充于所述溝槽內(nèi)。
[0041]進(jìn)一步，使所述溝槽的橫截面呈上大下小的梯形結(jié)構(gòu)，所述溝槽的側(cè)壁與所述襯底表面之間的角度在75°至86°，也就是說溝槽底部的坡腳為鈍角，便于所述使所述層間介質(zhì)層在所述溝槽內(nèi)實(shí)現(xiàn)填充，從而減小了在形成所述層間介質(zhì)層時(shí)形成空隙的幾率。
[0042]進(jìn)一步，采用溴化氫氣體、四氟化碳?xì)怏w以及氧氣作為刻蝕劑，能夠形成較為理想的呈上大下小梯形橫截面的溝槽。
【附圖說明】
[0043]圖1是本發(fā)明一種FinFET器件的形成方法在具體實(shí)施時(shí)的流程示意圖；
[0044]圖2a至圖7為圖1中各個(gè)步驟中所述FinFET器件的結(jié)構(gòu)示意圖；
[0045]圖8為本發(fā)明一種FinFET器件在具體實(shí)施時(shí)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0046]現(xiàn)有技術(shù)FinFET器件的形成方法容易在鰭部形成殘留物，為了解決所述技術(shù)問題對(duì)現(xiàn)有的形成FinFET器件的過程進(jìn)行了分析，現(xiàn)有形成方法包括:在襯底上通過刻蝕的方法形成若干條狀的鰭部，在此同時(shí)，在同一平面上，在與這些條狀的鰭部相對(duì)垂直的方向進(jìn)行“切割”(fin cut),以將這些條狀的鰭部分隔為若干段，每一段鰭部均對(duì)應(yīng)于一個(gè)獨(dú)立的半導(dǎo)體器件。
[0047]在“切割”之后，將在每一段鰭部上進(jìn)行柵極、柵極側(cè)墻、源區(qū)以及漏區(qū)等部件的形成。在形成其他部件的步驟，條狀鰭部的每一段之間容易形成雜質(zhì)。
[0048]例如，在形成柵極側(cè)墻的過程中，通常先在鰭部、柵極以及襯底上均沉積一層側(cè)墻材料，然后通過去除部分側(cè)墻材料而僅保留柵極側(cè)壁的部分側(cè)墻材料以形成所述柵極側(cè)墻。此時(shí)，在所述鰭部的段與段之間本應(yīng)被去除的側(cè)墻材料便成為上述雜質(zhì)。而由于鰭部的段與段之間的間隔很小，去除這些雜質(zhì)比較困難，殘留下來的雜質(zhì)成為殘留物，會(huì)影響到后續(xù)制作半導(dǎo)體的層間互聯(lián)結(jié)構(gòu)的步驟的進(jìn)行，如形成層間介質(zhì)層(ILD)的步驟，所述殘留物會(huì)使得層間介質(zhì)層在該處形成空隙(void)。
[0049]為此，本發(fā)明提供一種FinFET器件的形成方法，參考圖1為本發(fā)明FinFET器件的形成方法一實(shí)施例的流程示意圖:
[0050]步驟SI，提供襯底；
[0051]步驟S2，在所述襯底上形成若干鰭部；
[0052]步驟S3，形成橫跨所述鰭部的若干柵極；
[0053]步驟S4，在所述柵極的側(cè)壁形成側(cè)墻；
[0054]步驟S5，在所述柵極兩側(cè)的鰭部分別形成源區(qū)、漏區(qū)；
[0055]步驟S6，在形成所述側(cè)墻之后，在所述柵極之間的鰭部中形成溝槽；
[0056]步驟S7，形成層間介質(zhì)層，使所述層間介質(zhì)層填充所述溝槽且覆蓋在所述襯底、鰭部、柵極以及側(cè)墻上。
[0057]通過上述步驟，在形成所述鰭部后，先在所述鰭部上形成柵極、源區(qū)以及漏區(qū)，再將所述鰭部分隔為若干部分，并使每一個(gè)部分為一個(gè)單獨(dú)的半導(dǎo)體器件，在這之后進(jìn)行層間介質(zhì)層的形成，這樣能夠減小鰭部上所述溝槽中形成雜質(zhì)的幾率，便于形成層間介質(zhì)層的步驟的進(jìn)行。
[0058]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例作詳細(xì)的說明。
[0059]參考圖2a以及2b (圖2b是圖2a沿A-A'方向的剖視圖)，執(zhí)行步驟SI，提供襯底100。
[0060]所述襯底100用于在后續(xù)步驟中形成所述鰭部。本實(shí)施例中，所述襯底100為硅襯底。但是本發(fā)明對(duì)所述襯底100不作任何限定，
[0061]繼續(xù)執(zhí)行步驟S2，在所述襯底100上形成若干鰭部110。所述鰭部110呈條狀，并與后續(xù)形成的多個(gè)FinFET器件相對(duì)應(yīng)。
[0062]在本實(shí)施例中，形成所述鰭部110包括以下分步驟:
[0063]步驟S21，在所述襯底100上形成掩模，并圖形化所述掩模；
[0064]步驟S22，對(duì)所述掩模暴露出的襯底進(jìn)行刻蝕，以形成若干相互間隔的槽，槽之間的凸起部分為所述鰭部110。
[0065]形成鰭部110之后，還包括:在所述鰭部110之間的所述槽中，通過淺槽隔離的方式形成二氧化硅的隔離結(jié)構(gòu)101。
[0066]需要說明的是，本發(fā)明對(duì)上述分步驟，S卩如何形成所述鰭部110以及所述隔離結(jié)構(gòu)101不作任何限定。
[0067]參考圖3a以及3b (圖3b是圖3a沿B-B'方向的剖視圖)，執(zhí)行步驟S3，形成橫跨所述鰭部110的若干柵極120。
[0068]本步驟S3為現(xiàn)有的形成FinFET器件的常用方法，本發(fā)明對(duì)此不做限制且不做贅述。
[0069]在本實(shí)施例中，在形成所述柵極120之后，在執(zhí)行下一步驟S4之前，還包括以下分步驟:
[0070]步驟S31，在所述柵極120的頂面依次形成氮化硅硬掩模121以及二氧化硅硬掩模
122。所述氮化硅硬掩模121以及二氧化硅硬掩模122用于在后續(xù)的形成源區(qū)以及漏區(qū)的步驟中，作為所述柵極120的阻擋層。
[0071]需要說明的是，氮化硅以及二氧化硅僅為本實(shí)施例采用的作為柵極的硬掩模的材料，本發(fā)明對(duì)所述柵極的硬掩模的材料以及結(jié)構(gòu)不作任何限制。
[0072]參考圖4a以及4b (圖4b是圖4a沿C-C'方向的剖視圖)，繼續(xù)執(zhí)行步驟S4，在所述柵極120的側(cè)壁(本實(shí)施例中還包括氮化硅硬掩模121以及二氧化硅硬掩模122的側(cè)壁)形成側(cè)墻123。
[0073]所述側(cè)墻123用于在后續(xù)的形成源區(qū)以及漏區(qū)的步驟中，作為所述柵極120側(cè)壁的阻擋層。
[0074]在本實(shí)施例中，形成所述側(cè)墻123包括以下分步驟:
[0075]步驟S41，在所述襯底100、鰭部110以及柵極120(在本實(shí)施例中為柵極120上的二氧化硅硬掩模122)上通過化學(xué)氣相沉積的方式覆蓋氮化硅層；所述氮化硅層用于形成所述側(cè)墻123。另外，所述氮化硅僅為本實(shí)施例所采用的側(cè)墻材料，本發(fā)明對(duì)所述側(cè)墻所采用的材料不做限定。
[0076]步驟S42，通過各向異性刻蝕的方法去除位于所述襯底100、鰭部110以及柵極120上方的部分氮化硅層，僅保留位于所述柵極120側(cè)壁部分的氮化硅層，使這部分剩余的氮化硅層形成所述側(cè)墻123。
[0077]在本實(shí)施例中，采用干法刻蝕去除部分氮化硅層，這樣的好處在于干法