一種pmos器件及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及伴半導(dǎo)體工藝領(lǐng)域，特別是涉及一種PMOS器件及其制備方法。
【背景技術(shù)】
[0002]金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)是集成電路最重要的基本有源器件，以NMOS與PMOS互補(bǔ)形成的CMOS是深亞微米超大集成電路的組成單元。其中，Si CMOS集成電路因具有低功耗、高集成度、低噪聲和高可靠性等優(yōu)點(diǎn)，在半導(dǎo)體集成電路產(chǎn)業(yè)中占據(jù)著支配地位。然而隨著集成電路規(guī)模的進(jìn)一步增大、器件特征尺寸的減小、集成度和復(fù)雜性的增加，尤其是器件特征尺寸進(jìn)入納米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步顯現(xiàn)了出來(lái)，限制了 Si集成電路及其制造工藝的進(jìn)一步發(fā)展。
[0003]目前，影響CMOS器件性能的主要因素在于載流子的遷移率，載流子的遷移率會(huì)影響溝道中電流的大小。CMOS器件中載流子遷移率的下降不僅會(huì)降低晶體管的切換速度，而且還會(huì)使開(kāi)和關(guān)時(shí)的電阻差異縮小。因此，有效提高載流子遷移率是CMOS器件結(jié)構(gòu)設(shè)計(jì)的重點(diǎn)之一。
[0004]由于電子和空穴對(duì)相同類型的應(yīng)變具有不同的響應(yīng)。例如，在電流流動(dòng)的方向上施加壓應(yīng)力對(duì)空穴遷移率有利，但是對(duì)電子遷移率有害；而施加張應(yīng)力對(duì)電子遷移率有利，但是對(duì)空穴遷移率有害。因此，為了提高CMOS器件中載流子的遷移率，一般是將PMOS和NMOS分開(kāi)處理。具體而言，對(duì)于NMOS器件，在沿溝道方向引入張應(yīng)力來(lái)提高其溝道中電子的遷移率；對(duì)于PMOS器件，在沿溝道方向引入壓應(yīng)力來(lái)提高其溝道中空穴的遷移率。
[0005]嵌入式硅鍺技術(shù)是針對(duì)提高PMOS器件中空穴的遷移率而提出的，通常是通過(guò)選擇性外延技術(shù)在源漏區(qū)生長(zhǎng)鍺硅，實(shí)現(xiàn)溝道區(qū)引入應(yīng)變。PMOS器件中的源漏區(qū)一般引入B(硼)作為雜質(zhì)原子，但是由于B的半徑較Si和Ge小，因此，在離子注入B之后，小半徑的B原子會(huì)聚集在Si與SiGe的界面處，使界面處B的摻雜濃度過(guò)高，影響PMOS器件的性能，如圖1所示，橫坐標(biāo)為距離半導(dǎo)體襯底表面的深度，縱坐標(biāo)為B的摻雜濃度，由圖1可看到曲線上有明顯的濃度峰值(虛線所示)，這就代表B在Si與SiGe的界面處確實(shí)有聚集；另一方面，由于Si與SiGe界面處Ge原子含量的劇烈變化，該界面處會(huì)因?yàn)榫Ц襁m配等原因產(chǎn)生位錯(cuò)、缺陷，使溝道內(nèi)壓應(yīng)力減小，限制空穴遷移率的有效提聞。
[0006]因此，提供一種能有效提高空穴遷移率的PMOS器件及其制備方法是本領(lǐng)域技術(shù)人員需要解決的課題。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種PMOS器件及其制備方法，用于解決現(xiàn)有技術(shù)中Si和SiGe的界面處硼原子聚集且界面處易產(chǎn)生缺陷等導(dǎo)致器件性能下降的問(wèn)題。
[0008]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種PMOS器件的制備方法，所述PMOS器件的制備方法至少包括步驟:
[0009]I)提供一半導(dǎo)體襯底，刻蝕所述半導(dǎo)體襯底形成溝槽；
[0010]2)在所述溝槽內(nèi)壁上依次外延生長(zhǎng)第一種子層和SiGe種子層，所述SiGe種子層中摻雜有硼；
[0011]3)將步驟2)獲得的結(jié)構(gòu)進(jìn)行退火處理，使SiGe種子層的硼擴(kuò)散進(jìn)入第一種子層，在第一種子層和SiGe種子層中形成均勻的硼摻雜；
[0012]4)在所述SiGe種子層內(nèi)壁外延生長(zhǎng)SiGe填充層,直至所述SiGe填充層填充滿所述溝槽，形成PMOS器件的源區(qū)或漏區(qū)，所述SiGe填充層中摻雜有硼。
[0013]優(yōu)選地，所述第一種子層為Si或SiGe，所述第一種子層為SiGe時(shí)，Ge的原子百分比含量為10%?30%。
[0014]優(yōu)選地，所述SiGe種子層中Ge的原子百分比含量為10%?30%，所述SiGe種子層中硼的慘雜濃度范圍為1E18?5E20atoms/cm3。
[0015]優(yōu)選地，所述第一種子層的厚度范圍為10?100埃，所述SiGe種子層的厚度范圍為20?200埃。
[0016]優(yōu)選地，進(jìn)行退火處理時(shí)以H2作為載氣，退火處理的溫度范圍為600?900度，退火處理的時(shí)間范圍為10?500秒。
[0017]優(yōu)選地，所述SiGe填充層中Ge的原子百分比含量為30%?50%，SiGe填充層中硼的慘雜濃度范圍為1E19?5E20atoms/cm3。
[0018]優(yōu)選地，所述制備方法還包括在所述SiGe填充層上表面溝槽外形成帽層的步驟，所述帽層由Si或SiGe構(gòu)成。
[0019]本發(fā)明還提供一種PMOS器件，所述PMOS器件至少包括:
[0020]半導(dǎo)體襯底，在所述半導(dǎo)體襯底中刻蝕形成有溝槽；
[0021]含有均勻硼摻雜的第一種子層，外延于所述溝槽的內(nèi)壁；
[0022]含有均勻硼摻雜的SiGe種子層，外延于所述第一種子層內(nèi)壁；
[0023]SiGe填充層，外延于所述SiGe種子層內(nèi)壁并填充滿所述溝槽，所述SiGe填充層中摻雜有硼。
[0024]優(yōu)選地，所述第一種子層的厚度范圍為10?100埃，所述SiGe種子層的厚度范圍為20?200埃。
[0025]優(yōu)選地，所述溝槽呈“ Σ ”形狀。
[0026]優(yōu)選地，所述PMOS器件還包括形成于所述SiGe填充層上表面、所述溝槽外的帽層，所述帽層由Si或SiGe構(gòu)成。
[0027]如上所述，本發(fā)明的PMOS器件及其制備方法，具有以下有益效果:本發(fā)明在形成SiGe填充層之前制作第一種子層和SiGe種子層，這兩層種子層中的Ge原子含量均小于SiGe填充層中Ge原子含量，可以減少Si與SiGe界面處產(chǎn)生的位錯(cuò)及缺陷；另外，本發(fā)明通過(guò)先制備未摻雜硼的第一種子層，再在第一種子層上制備摻雜硼的SiGe種子層，之后通過(guò)退火工藝將SiGe種子層中摻雜的硼擴(kuò)散進(jìn)入第一種子層中，使硼在SiGe種子層和第一種子層中分布均勻，避免了硼摻雜在Si與SiGe界面處聚集，降低源漏區(qū)的電阻，有利于提高空穴遷移率。
【附圖說(shuō)明】
[0028]圖1為現(xiàn)有技術(shù)的PMOS器件中硼摻雜濃度的變化曲線圖。
[0029]圖2為本發(fā)明的PMOS器件的制備方法的流程示意圖。
[0030]圖3為本發(fā)明的PMOS器件的制備方法步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0031]圖4?圖5為本發(fā)明的PMOS器件的制備方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0032]圖6為本發(fā)明的PMOS器件的制備方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0033]圖7為本發(fā)明的PMOS器件的制備方法步驟4)后在SiGe填充層上形成帽層的結(jié)構(gòu)示意圖。
[0034]元件標(biāo)號(hào)說(shuō)明
[0035]I半導(dǎo)體襯底
[0036]2溝槽
[0037]3第一種子層
[0038]4SiGe 種子層
[0039]5SiGe 填充層
[0040]6帽層
【具體實(shí)施方式】
[0041]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0042]請(qǐng)參閱附圖。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0043]實(shí)施例一
[0044]如圖2所示，本發(fā)明提供一種PMOS器件的制備方法，所述PMOS器件的制備方法至少包括以下步驟:
[0045]首先執(zhí)行步驟SI，如圖3所示，提供一半導(dǎo)體襯底1，刻蝕所述半導(dǎo)體襯底形成溝槽2。
[0046]所述半導(dǎo)體I襯底可為任意公知的半導(dǎo)體襯底，包括但不限于Si襯底或SOI襯底。本實(shí)施例中所述半導(dǎo)體襯底I以Si襯底為例進(jìn)行說(shuō)明。
[0047]所述溝槽2可以采用公知的工藝手段來(lái)形成，例如，采用干法刻蝕、濕法刻蝕等。形成的溝槽2形狀包括但不限于sigma形狀，即“ Σ ”形狀。當(dāng)然，所述溝槽2也可以根據(jù)需要為長(zhǎng)方形、倒梯形等形狀。本實(shí)施例中，所述溝槽2形狀為“ Σ ”形狀，以增強(qiáng)后續(xù)形成在溝槽2中的SiGe填充層的壓應(yīng)力效果。需要說(shuō)明的是，“ Σ ”形狀是由半導(dǎo)體襯底表面、溝槽2—側(cè)的側(cè)壁、以及溝槽2底部的延長(zhǎng)線(如圖1中的虛線)構(gòu)成，但為了便于描述，一般用“ Σ ”代表如圖1所示溝槽2的整體形狀，這也是半導(dǎo)體制造業(yè)業(yè)內(nèi)承認(rèn)的表示方式。所述溝槽2的深度可以根據(jù)源區(qū)或漏區(qū)所需要的深度的來(lái)確定。
[0048]形成“ Σ ”形溝槽2的具體步驟為:首先，在半導(dǎo)體襯底I表面形成掩膜層(未予以圖示)，圖形化所述掩膜層后先對(duì)所述半導(dǎo)體襯底I進(jìn)行干法刻蝕以形成U型溝槽；接著，對(duì)U型溝槽的槽壁進(jìn)行具有晶向選擇的濕法刻蝕，形成“Σ”形溝槽。需要說(shuō)明的是，除了在半導(dǎo)體襯底2表面形成掩膜層作為掩膜外，也可以以形成在半導(dǎo)體襯底I上的柵極及柵極側(cè)墻作為掩膜來(lái)對(duì)半導(dǎo)體襯底I進(jìn)行干法刻蝕以形成U型溝槽。
[0049]然后執(zhí)行步驟S2，如圖4和圖5所示，在所述溝槽2內(nèi)壁上依次外延生長(zhǎng)第一種子層(Seed layer) 3和SiGe種子層4,所述SiGe種子層4中摻雜有硼。
[0050]所述第一種子層3可以是Si或者SiGe。
[0051]優(yōu)選地，生長(zhǎng)形成的第一種子層3的厚度范圍為10?100埃。本實(shí)施例中，所述第一種子層3的厚度選擇為20埃。
[0052]所述外延生長(zhǎng)第一種子層3可以采用低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、快速熱化學(xué)氣相沉積、或者分子束外延技術(shù)等。生長(zhǎng)的溫度可以在600°C?800°C范圍內(nèi)。
[0053]作為一個(gè)示例，若第一種子層3為Si，形成第一種子層3所使用的工藝氣體可以包含SiH2Cl2或者SiH4 ；HC1以及H2。其中，H2的氣體流速可以為0.1slm至50slm (每分鐘標(biāo)準(zhǔn)升),其他氣體的流速可以為Isccm至100sccm (每分鐘標(biāo)準(zhǔn)毫升)。當(dāng)然,也可以選擇其他適合的工藝氣體來(lái)作為生長(zhǎng)Si第一種子層的源氣體。
[0054]作為又一個(gè)示例，若第一種子層3為SiGe，形成第一種子層3所使用的工藝氣體可以包含SiH2Cl2或者SiH4 ;GeH4 ;HC1以及H2。其中，H2的氣體流速可以為0.1slm至50slm(每分鐘標(biāo)準(zhǔn)升)，其他氣體的流速可以為Isccm至lOOOsccm (每分鐘標(biāo)準(zhǔn)毫升)。形成的第一種子層3中Ge的原子百分比含量為10%?30%。作為不例，Ge的原子百分比含量為10%。當(dāng)然，也可以選擇其他適合的工藝氣體來(lái)作為生長(zhǎng)SiGe第一種子層的源氣體。
[0055]外延生長(zhǎng)SiGe種子層4可以采用與外延生長(zhǎng)第一種子層3的工藝相同，例如，可以采用低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、快速熱化學(xué)氣相沉積、或者分子束外延技術(shù)等。生長(zhǎng)SiGe種子層4的溫度同樣可以在600°C?800°C范圍內(nèi)。
[0056]優(yōu)選地，生長(zhǎng)形成的SiGe種子層4的厚度范圍為20?200埃。本實(shí)施例中，所述SiGe種子層4的厚