一種集成無源器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種集成無源器件及其制造方法。
【背景技術(shù)】
[0002]現(xiàn)有的射頻電路使用大量的無源器件，這些射頻電路中的多數(shù)用于手動(dòng)控制無線產(chǎn)品。因此，射頻器件技術(shù)的一個(gè)重要發(fā)展方向就是無源器件及其電路的微型化。
[0003]制作無源器件通常采用薄膜技術(shù)，將電阻、電容和/或電感集成在形成于襯底之上的薄膜介質(zhì)層中，構(gòu)成集成薄膜器件。舉例說來，如圖1所示，襯底100的正面和背面分別形成有頂部氧化物層1lb和底部氧化物層101a，在頂部氧化物層1lb上形成有薄膜介質(zhì)層102，在薄膜介質(zhì)層102中形成有第一電容和第二電容，其中，第一電容由第一下電極板103a、第一上電極板103b、連通第一下電極板103a和第一上電極板103b的接觸105以及位于第一下電極板103a和第一上電極板103b之間的隔離層106構(gòu)成,第二電容由第二下電極板104a、第二上電極板104b和位于第二下電極板104a和第二上電極板104b之間的隔離層106構(gòu)成，連通第二電容的接觸未予示出，在薄膜介質(zhì)層102上形成有保護(hù)層107，在保護(hù)層107中形成有開口 108，露出接觸105以利于后續(xù)封裝時(shí)實(shí)施引線鍵合。
[0004]集成無源器件在高頻下工作，因而具有優(yōu)越的性能，其性能的優(yōu)良在很大程度上取決于集成無源器件所在的襯底的特性。為了降低來自襯底的渦輪損耗對(duì)形成于襯底之上的集成無源器件的性能的影響，通常將集成無源器件形成在具有高阻抗(阻抗大于
2.0KOhm-cm)的襯底上。然而，具有高阻抗的襯底材料的成本高昂，其成本是用于形成CMOS的標(biāo)準(zhǔn)襯底材料的成本的三倍左右。
[0005]因此，需要提出一種方法，在所述由標(biāo)準(zhǔn)襯底材料構(gòu)成的襯底上形成的集成無源器件仍然具有優(yōu)越的性能。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種集成無源器件的制造方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的正面和背面分別形成有頂部氧化物層和底部氧化物層，在所述頂部氧化物層上形成的薄膜介質(zhì)層中形成有集成無源器件；實(shí)施成膠工藝形成熱膠層，以覆蓋所述薄膜介質(zhì)層；蝕刻部分所述底部氧化物層形成底部開口，以露出所述半導(dǎo)體襯底；以所述底部開口為工藝窗口，蝕刻所述半導(dǎo)體襯底形成凹槽；實(shí)施去膠工藝去除所述熱膠層，并在所述半導(dǎo)體襯底中形成腔室，露出所述頂部氧化物層。
[0007]進(jìn)一步，所述成膠工藝為紫外成膠或熱成膠，其工藝參數(shù)為:溫度35_45°C，滾軸速度 7000_9000pps,壓力 0.15-0.25mps。
[0008]進(jìn)一步，所述熱膠層由基膜、膠層和感光材料構(gòu)成，所述半導(dǎo)體襯底的構(gòu)成材料為非具有高阻抗的材料。
[0009]進(jìn)一步，所述對(duì)所述部分底部氧化物層的蝕刻為干法蝕刻，其工藝參數(shù)為:蝕刻腔室中的上電極和下電極的功率均為1000-2000W，壓力為30-60mTorr，氣體CF4的流量為50-100sccm, Ar 的流量為 200-300sccm, O2 的流量為 10_20sccm。
[0010]進(jìn)一步，形成所述底部開口的工藝步驟包括:通過旋涂、曝光、顯影工藝在所述底部氧化物層上形成具有所述底部開口的圖案的光刻膠層；以所述光刻膠層為掩膜，實(shí)施所述蝕刻，以在所述底部氧化物層中形成所述底部開口 ；通過灰化工藝去除所述光刻膠層。[0011 ] 進(jìn)一步，所述底部開口的位置位于所述集成無源器件的構(gòu)成元件的下方。
[0012]進(jìn)一步，所述集成無源器件的構(gòu)成元件包括電阻、電容或電感。
[0013]進(jìn)一步，所述對(duì)所述半導(dǎo)體襯底的蝕刻為干法反應(yīng)離子蝕刻，其工藝參數(shù)為:蝕刻腔室中的上電極的功率為2000-3000W，下電極的功率為25-75W，氣體SF6的流量為500_1500sccm, C4F8 的流量為 50_500sccm。
[0014]進(jìn)一步，所述去膠工藝的工藝參數(shù)為:溫度25-35°C，撕膜速度7000-9000pps。
[0015]本發(fā)明還提供一種如上述方法制造的集成無源器件，所述集成無源器件包括位于半導(dǎo)體襯底中的腔室。
[0016]根據(jù)本發(fā)明，在形成有所述集成無源器件的襯底的背面形成所述腔室，從而使所述由標(biāo)準(zhǔn)襯底材料構(gòu)成的襯底具有高阻抗，保證所述集成無源器件具有優(yōu)越的性能。
【附圖說明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0018]附圖中:
[0019]圖1為在現(xiàn)有的由具有高阻抗的襯底材料構(gòu)成的襯底上形成的集成無源器件的示意性剖面圖；
[0020]圖2A-圖2D為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0021]圖3為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖。
【具體實(shí)施方式】
[0022]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0023]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的集成無源器件及其制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0024]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0025][示例性實(shí)施例]
[0026]下面，參照?qǐng)D2A-圖2D和圖3來描述根據(jù)本發(fā)明示例性實(shí)施例的方法制作集成無源器件的詳細(xì)步驟。
[0027]參照?qǐng)D2A-圖2D，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0028]首先，如圖2A所示，提供半導(dǎo)體襯底(即所述由標(biāo)準(zhǔn)襯底材料構(gòu)成的襯底)200，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。
[0029]在半導(dǎo)體襯底200上形成有集成無源器件。舉例說來，如圖2A所示，半導(dǎo)體襯底200的正面和背面分別形成有頂部氧化物層201b和底部氧化物層201a，在頂部氧化物層201b上形成有薄膜介質(zhì)層202，在薄膜介質(zhì)層202中形成有第一電容和第二電容，其中，第一電容由第一下電極板203a、第一上電極板203b、連通第一下電極板203a和第一上電極板203b的接觸205以及位于第一下電極板203a和第一上電極板203b之間的隔離層206構(gòu)成，第二電容由第二下電極板204a、第二上電極板204b和位于第二下電極板204a和第二上電極板204b之間的隔離層206構(gòu)成，