連通第二電容的接觸未予示出，在薄膜介質層202上形成有保護層207，在保護層207中形成有頂部開口 208，露出接觸205以利于后續(xù)封裝時實施引線鍵合。頂部氧化物層201b和底部氧化物層201a的材料優(yōu)選二氧化硅，薄膜介質層202的材料優(yōu)選未摻雜的娃玻璃，隔離層206的材料優(yōu)選氮化娃,保護層207的材料優(yōu)選氮化硅和聚酰亞胺，所述電極板和接觸205的材料優(yōu)選鋁。
[0030]接著，如圖2B所示，實施成膠工藝形成熱膠層209，以覆蓋保護層207并封住頂部開口 208。在本實施例中，所述成膠工藝為紫外成膠或熱成膠，其工藝參數為:溫度35-45°C，滾軸速度7000-9000pps，壓力0.15-0.25mps。熱膠層209由基膜、膠層和感光材料構成。
[0031]然后，蝕刻部分底部氧化物層201a形成底部開口 210，以露出半導體襯底200。在本實施例中，所述蝕刻為干法蝕刻，其工藝參數為:蝕刻腔室中的上電極和下電極的功率均為1000-2000W，壓力為30-60mTorr，氣體CF4的流量為50_100sccm，Ar的流量為200-300sccm, O2的流量為10-20sccm。形成底部開口 210的工藝步驟包括:通過旋涂、曝光、顯影等工藝在底部氧化物層201a上形成具有底部開口 210的圖案的光刻膠層；以所述光刻膠層為掩膜，實施所述蝕刻，以在底部氧化物層201a中形成底部開口 210 ;通過灰化工藝去除所述光刻膠層。底部開口 210的位置優(yōu)選位于集成無源器件的構成元件的下方，在本實施例中，底部開口 210的位置位于所述第一電容的下方。
[0032]接著，如圖2C所示，以底部開口 210為工藝窗口，蝕刻半導體襯底200形成凹槽211。所述蝕刻為干法反應離子蝕刻，其工藝參數為:蝕刻腔室中的上電極的功率為2000-3000W,下電極的功率為25-75W，氣體SF6的流量為500-1500sccm, C4F8的流量為50_500sccmo
[0033]接著，如圖2D所示，實施去膠(Detape)工藝去除熱膠層209，在本實施例中，去膠工藝的工藝參數為:溫度25-35°C，撕膜速度7000-9000pps。然后，實施濕法清洗工藝去除殘留物質，在半導體襯底200中形成腔室212，露出頂部氧化物層201b。
[0034]至此，完成了根據本發(fā)明示例性實施例的方法實施的工藝步驟，接下來，可以通過后續(xù)工藝完成整個半導體器件的制作。根據本發(fā)明，在形成有集成無源器件的襯底的背面形成腔室，從而使由標準襯底材料構成的襯底具有高阻抗，保證集成無源器件具有優(yōu)越的性能。
[0035]參照圖3，其中示出了根據本發(fā)明示例性實施例的方法依次實施的步驟的流程圖，用于簡要示出整個制造工藝的流程。
[0036]在步驟301中，提供半導體襯底，半導體襯底的正面和背面分別形成有頂部氧化物層和底部氧化物層，在頂部氧化物層上形成的薄膜介質層中形成有集成無源器件；
[0037]在步驟302中，實施成膠工藝形成熱膠層，以覆蓋薄膜介質層；
[0038]在步驟303中，蝕刻部分底部氧化物層形成底部開口，以露出半導體襯底；
[0039]在步驟304中，以底部開口為工藝窗口，蝕刻半導體襯底形成凹槽；
[0040]在步驟305中，實施去膠工藝去除熱膠層，并在半導體襯底中形成腔室，露出頂部氧化物層。
[0041]本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【主權項】
1.一種集成無源器件的制造方法，包括: 提供半導體襯底，所述半導體襯底的正面和背面分別形成有頂部氧化物層和底部氧化物層，在所述頂部氧化物層上形成的薄膜介質層中形成有集成無源器件； 實施成膠工藝形成熱膠層，以覆蓋所述薄膜介質層； 蝕刻部分所述底部氧化物層形成底部開口，以露出所述半導體襯底； 以所述底部開口為工藝窗口，蝕刻所述半導體襯底形成凹槽； 實施去膠工藝去除所述熱膠層，并在所述半導體襯底中形成腔室，露出所述頂部氧化物層。
2.根據權利要求1所述的方法，其特征在于，所述成膠工藝為紫外成膠或熱成膠，其工藝參數為:溫度35-45°C，滾軸速度7000-9000pps，壓力0.15-0.25mps。
3.根據權利要求1所述的方法，其特征在于，所述熱膠層由基膜、膠層和感光材料構成，所述半導體襯底的構成材料為非具有高阻抗的材料。
4.根據權利要求1所述的方法，其特征在于，所述對所述部分底部氧化物層的蝕刻為干法蝕刻，其工藝參數為:蝕刻腔室中的上電極和下電極的功率均為1000-2000W，壓力為30-60mTorr,氣體CF4的流量為50_100sccm，Ar的流量為200_300sccm，O2的流量為10_20sccmo
5.根據權利要求1所述的方法，其特征在于，形成所述底部開口的工藝步驟包括:通過旋涂、曝光、顯影工藝在所述底部氧化物層上形成具有所述底部開口的圖案的光刻膠層；以所述光刻膠層為掩膜，實施所述蝕刻，以在所述底部氧化物層中形成所述底部開口 ；通過灰化工藝去除所述光刻膠層。
6.根據權利要求1所述的方法，其特征在于，所述底部開口的位置位于所述集成無源器件的構成元件的下方。
7.根據權利要求6所述的方法，其特征在于，所述集成無源器件的構成元件包括電阻、電容或電感。
8.根據權利要求1所述的方法，其特征在于，所述對所述半導體襯底的蝕刻為干法反應離子蝕刻，其工藝參數為:蝕刻腔室中的上電極的功率為2000-3000W，下電極的功率為25-75W，氣體 SF6 的流量為 500-1500sccm，C4F8 的流量為 50_500sccm。
9.根據權利要求1所述的方法，其特征在于，所述去膠工藝的工藝參數為:溫度25-35°C，撕膜速度 7000-9000pps。
10.一種如權利要求1-9中的任一方法制造的集成無源器件，其特征在于，所述集成無源器件包括位于半導體襯底中的腔室。
【專利摘要】本發(fā)明提供一種集成無源器件及其制造方法，所述方法包括：提供半導體襯底，半導體襯底的正面和背面分別形成有頂部氧化物層和底部氧化物層，在頂部氧化物層上形成的薄膜介質層中形成有集成無源器件；實施成膠工藝形成熱膠層，以覆蓋薄膜介質層；蝕刻部分底部氧化物層形成底部開口，以露出半導體襯底；以所述底部開口為工藝窗口，蝕刻半導體襯底形成凹槽；實施去膠工藝去除熱膠層，并在半導體襯底中形成腔室，露出頂部氧化物層。根據本發(fā)明，在形成有集成無源器件的襯底的背面形成所述腔室，從而使所述由標準襯底材料構成的襯底具有高阻抗，保證集成無源器件具有優(yōu)越的性能。
【IPC分類】H01L21-02
【公開號】CN104752151
【申請?zhí)枴緾N201310737683
【發(fā)明人】郭亮良, 馬軍德
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年7月1日
【申請日】2013年12月27日