溝槽柵mosfet及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種溝槽柵M0SFET。本發(fā)明還涉及一種溝槽柵MOSFET的制造方法。
【背景技術(shù)】
[0002]如圖1所示，是現(xiàn)有溝槽柵MOSFET的結(jié)構(gòu)示意圖；以N型器件為例，現(xiàn)有N型溝槽柵MOSFET，包括:
[0003]形成于N型硅襯底101上的P阱102，P阱區(qū)102作為溝槽柵MOSFET的體區(qū)。
[0004]在硅襯底101中形成有柵溝槽，柵溝槽需要穿過P阱102并和底部的硅襯底101接觸，硅襯底101作為溝槽柵MOSFET的漏區(qū)。
[0005]所述柵溝槽的位置由形成于硅襯底101表面的硬掩膜通過光刻刻蝕后定義。一般在同一個硅襯底101上會形成多個柵溝槽，周期排列的柵溝槽的節(jié)距(Pitch)Dl為兩個相鄰溝槽的相同側(cè)的邊的間距。隨著工藝的發(fā)展節(jié)距Dl會變得越來越小，如從1.8微米縮小到1.3微米。
[0006]在所述柵溝槽的底部表面和側(cè)壁表面形成有柵介質(zhì)層如柵氧化層104。
[0007]多晶硅柵104充形成有所述柵介質(zhì)層103的柵溝槽。
[0008]N+摻雜的源區(qū)105形成于P阱102的表面。所述多晶硅柵104從側(cè)面覆蓋所述P阱102且被所述多晶硅柵104側(cè)面覆蓋的所述P阱102表面用于形成連接所述源區(qū)105和位于所述P阱102底部的漏區(qū)101的溝道。
[0009]層間膜106形成于硅襯底101的表面。源區(qū)105的接觸孔107通過光刻定義，接觸孔107穿過層間膜106并穿過源區(qū)105，接觸孔107的底部形成有P+摻雜的接觸摻雜區(qū)108，接觸摻雜區(qū)108和接觸孔107的金屬形成歐姆接觸，接觸孔107將源區(qū)105和P阱102同時引出。
[0010]接觸孔107和最近的多晶硅柵104的邊緣的間距D3需要保持一定的值，接觸孔107和最近的多晶硅柵104不能接觸，也即D3不能為0，否則會使器件失效。而由于現(xiàn)有器件的接觸孔107需要采用光刻工藝定義，而光刻工藝具有一定的套刻精度(overlay)，到節(jié)距Dl縮小后，套刻精度的問題有可能使接觸孔107偏移到多晶硅柵104的上方；使得接觸孔107和多晶硅柵104相接觸，使得器件失效。所以現(xiàn)有器件結(jié)構(gòu)使得節(jié)距Dl的縮小量受到限制，不利于集成電路要求尺寸不同縮小的發(fā)展要求。

【發(fā)明內(nèi)容】

[0011]本發(fā)明所要解決的技術(shù)問題是提供一種溝槽柵M0SFET，能實現(xiàn)源區(qū)的接觸孔的自對準定義，能使器件的尺寸得到最大限度的縮小，提高集成度以及降低成本。為此，本發(fā)明還提供一種溝槽柵MOSFET的制造方法。
[0012]為解決上述技術(shù)問題，本發(fā)明提供的溝槽柵MOSFET包括:
[0013]形成于硅襯底中的柵溝槽，所述柵溝槽的位置由形成于硅襯底表面的第一氧化層和第二氮化硅層組成的硬掩膜定義。
[0014]在所述柵溝槽的底部表面和側(cè)壁表面形成有柵介質(zhì)層。
[0015]多晶硅柵完全填充形成有所述柵介質(zhì)層的所述柵溝槽。
[0016]在各所述柵溝槽頂部形成有局部場氧化層，所述局部場氧化層的位置采用定義所述柵溝槽的位置的所述硬掩膜定義，所述局部場氧化層還延伸到所述柵溝槽外部的硅中并形成鳥嘴。
[0017]源區(qū)形成于相鄰兩個所述柵溝槽之間的所述硅襯底表面。
[0018]所述源區(qū)的接觸孔的位置由相鄰兩個所述局部場氧化層自對準定義，所述源區(qū)的接觸孔和所述柵溝槽之間的間距由所述局部場氧化層的鳥嘴的長度確定。
[0019]進一步的改進是，所述局部場氧化層的鳥嘴的長度通過調(diào)節(jié)所述第一氧化層的厚度、所述第二氮化硅層的厚度和所述局部場氧化層的生長工藝調(diào)節(jié)。
[0020]進一步的改進是，在所述硅襯底表面還形成有阱區(qū)，所述阱區(qū)的導(dǎo)電類型和所述源區(qū)的導(dǎo)電類型相反，所述多晶硅柵從側(cè)面覆蓋所述阱區(qū)且被所述多晶硅柵側(cè)面覆蓋的所述阱區(qū)表面用于形成連接所述源區(qū)和位于所述阱區(qū)底部的漏區(qū)的溝道。
[0021]進一步的改進是，溝槽柵MOSFET為N型溝槽柵MOSFET，所述源區(qū)由一 N+區(qū)組成，所述阱區(qū)為P型阱區(qū)；或者，所述溝槽柵MOSFET為P型溝槽柵M0SFET，所述源區(qū)由一 P+區(qū)組成，所述阱區(qū)為N型阱區(qū)。
[0022]進一步的改進是，所述第一氧化層和所述第二氮化硅層在形成所述局部場氧化層后被去除。
[0023]進一步的改進是，在所述源區(qū)的接觸孔的底部形成有和所述源區(qū)導(dǎo)電類型相反的接觸摻雜區(qū)，所述接觸摻雜區(qū)和所述接觸孔的金屬形成歐姆接觸。
[0024]進一步的改進是，所述柵介質(zhì)層為柵氧化層。
[0025]為解決上述技術(shù)問題，本發(fā)明提供的溝槽柵MOSFET的制造方法包括如下步驟:
[0026]步驟一、在硅襯底表面依次形成由第一氧化層和第二氮化硅層組成的硬掩膜。
[0027]步驟二、采用光刻刻蝕工藝對選定區(qū)域中的所述硬掩膜進行刻蝕從而定義出柵溝槽的形成區(qū)域。
[0028]步驟三、對所述硬掩膜定義的柵溝槽的形成區(qū)域進行硅刻蝕形成柵溝槽。
[0029]步驟四、在所述柵溝槽的底部表面和側(cè)壁表面形成柵介質(zhì)層。
[0030]步驟五、淀積多晶硅將形成有所述柵介質(zhì)層的所述柵溝槽完全填充。
[0031]步驟六、對所述多晶硅進行干法刻蝕，干法刻蝕后所述多晶硅僅保留于所述柵溝槽內(nèi)，所述柵溝槽外的所述硬掩膜表面以上所述多晶硅完全去除，由保留于所述柵溝槽內(nèi)的所述多晶硅組成多晶硅柵。
[0032]步驟七、進行離子注入形成阱區(qū)，所述阱區(qū)的注入雜質(zhì)擴散后位于相鄰兩個所述柵溝槽之間的區(qū)域。
[0033]步驟八、采用所述硬掩膜為定義進行局部場氧化并在各所述柵溝槽頂部形成局部場氧化層，所述局部場氧化層還延伸到所述柵溝槽外部的硅中并形成鳥嘴；所述局部場氧化工藝并同時完成對阱區(qū)的推阱。
[0034]步驟九、去除所述硬掩膜。
[0035]步驟八、進行源注入形成源區(qū)，所述源區(qū)的注入雜質(zhì)擴散后位于相鄰兩個所述柵溝槽之間的所述硅襯底表面；所述阱區(qū)的導(dǎo)電類型和所述源區(qū)的導(dǎo)電類型相反，所述多晶硅柵從側(cè)面覆蓋所述阱區(qū)且被所述多晶硅柵側(cè)面覆蓋的所述阱區(qū)表面用于形成連接所述源區(qū)和位于所述阱區(qū)底部的漏區(qū)的溝道。
[0036]步驟九、進行硅刻蝕形成所述源區(qū)的接觸孔，所述源區(qū)的接觸孔的位置由相鄰兩個所述局部場氧化層自對準定義，所述源區(qū)的接觸孔和所述柵溝槽之間的間距由所述局部場氧化層的鳥嘴的長度確定。
[0037]進一步的改進是，所述局部場氧化層的鳥嘴的長度通過調(diào)節(jié)所述第一氧化層的厚度、所述第二氮化硅層的厚度和所述局部場氧化層的生長工藝調(diào)節(jié)。
[0038]進一步的改進是，溝槽柵MOSFET為N型溝槽柵M0SFET，所述源區(qū)由一 N+區(qū)組成，所述阱區(qū)為P型阱區(qū)；或者，所述溝槽柵MOSFET為P型溝槽柵M0SFET，所述源區(qū)由一 P+區(qū)組成，所述阱區(qū)為N型阱區(qū)。
[0039]進一步的改進是，步驟九的所述源區(qū)的接觸孔形成后還包括步驟:在所述源區(qū)的接觸孔的底部進行離子注入形成和所述源區(qū)導(dǎo)電類型相反的接觸摻雜區(qū)，所述接觸摻雜區(qū)和所述接觸孔的金屬形成歐姆接觸。
[0040]進一步的改進是，所述柵介質(zhì)層為柵氧化層。
[0041]本發(fā)明溝槽柵MOSFET的源區(qū)的接觸孔采用形成于柵溝槽頂部的局部場氧化層自對準定義，源區(qū)的接觸孔的自對準定義能使得接觸孔形成位置不受光刻工藝定義時的套刻精度的限制，使得器件的尺寸能夠最大限度的縮小，符合集成電路中器件尺寸不斷縮小的要求，能提高集成度以及降低成本。
[0042]另外，柵溝槽頂部的局部場氧化層區(qū)域位置直接由定義柵溝槽的硬掩膜定義，不需要增加而外的光罩，再加上接觸孔也不需要采用光罩定義，所以相對于現(xiàn)有技術(shù)，本發(fā)明還能節(jié)省一層光罩，能進一步的降低成本。
【附圖說明】
[0043]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0044]圖1是現(xiàn)有溝槽柵MOSFET的結(jié)構(gòu)示意圖；
[0045]圖2是本發(fā)明實施例溝槽柵MOSFET的結(jié)構(gòu)示意圖；
[0046]圖3A-圖3B是本發(fā)明實施例溝槽柵MOSFET的制造方法的各步驟中的器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0047]如圖2所示，是本發(fā)明實施例溝槽柵MOSFET的結(jié)構(gòu)示意圖；本發(fā)明實施例溝槽柵MOSFET 包括:
[0048]硅襯底1，在硅襯底I表面還形成有阱區(qū)2。所述阱區(qū)2底部的所述硅襯底I用于形成漏區(qū)，所述阱區(qū)2的導(dǎo)電類型和所述漏區(qū)即所述硅襯底I的導(dǎo)電類型相反。
[0049]形成于硅襯底I中的柵溝槽，所述柵溝槽的位置由形成于硅襯底I表面的第一氧化層9和第二氮化硅層10組成的硬掩膜定義。
[0050]在所述柵溝槽的底部表面和側(cè)壁表面形成有柵介質(zhì)層3 ;較佳為，所述柵介質(zhì)層3為柵氧化層。
[0051]多晶硅柵4完全填充形成有所述柵介質(zhì)層3的所述柵溝槽。
[0052]在各所述柵溝槽頂部形成有局部場氧化層6，所述局部場氧化層6的位置采用定義所述柵溝槽的位置的所述硬掩膜定義，所述局部場氧化層6還延伸到所述柵溝槽外部的硅中并形成鳥嘴；所述第一氧化層9和所述第二氮化硅層10在形成所述局部場氧化層6后被去除。
[0053]源區(qū)5形成于相鄰兩個所述柵溝槽之間的所述硅襯底I表面；所述阱區(qū)2的導(dǎo)電類型和所述源區(qū)5的導(dǎo)電類型相反，所述多晶硅柵4從側(cè)面覆蓋所述阱區(qū)2且被所述多晶硅柵4側(cè)面覆蓋的所述阱區(qū)2表面用于形成連接所述源區(qū)5和位于所述阱區(qū)2底部的漏區(qū)的溝道。
[0054]所述源區(qū)5的接觸孔7的位置由相鄰兩個所述局部場氧化層6自對準定義，在所述源區(qū)5的接觸孔7的底部形成有和所述源區(qū)5導(dǎo)電類型相反的接觸摻雜區(qū)8，所述接觸摻雜區(qū)8和所述接觸孔7的金屬形成歐姆接觸。
[0055]所述源區(qū)5的接觸孔7和所述柵溝槽之間的