具有屏蔽柵的溝槽柵mosfet的制造方法
【技術領域】
[0001]本發(fā)明涉及一種半導體集成電路制造方法，特別是涉及一種具有屏蔽柵的溝槽柵MOSFET的制造方法。
【背景技術】
[0002]如圖1所示，是現(xiàn)有具有屏蔽柵(Shield Gate Trench，SGT)的溝槽柵MOSFET的結(jié)構(gòu)示意圖；以N型器件為例，現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的單元結(jié)構(gòu)包括:
[0003]N型娃外延層102，形成于娃襯底101上。娃襯底101為重摻雜并在背面形成有漏極112，硅外延層102為輕摻雜，用于形成漂移區(qū)。
[0004]在硅外延層102的表面形成有P阱108。
[0005]—溝槽103穿過P阱108進入到硅外延層102中，溝槽103中填充由多晶硅柵107和多晶硅屏蔽柵105。多晶硅柵107和溝槽103的側(cè)面隔離有柵氧化層106a，多晶硅柵107和多晶硅屏蔽柵105之間隔離有氧化層即多晶硅間隔離氧化層106b，多晶硅屏蔽柵105和溝槽103的側(cè)面以及底部表面直接隔離有氧化層即底部氧化層104。
[0006]源區(qū)109形成在P阱108中。多晶硅柵107從側(cè)面覆蓋源區(qū)109和P阱108，且被多晶硅柵107側(cè)面覆蓋的P阱108的表面用于形成連接源區(qū)109和底部硅外延層102的溝道。
[0007]層間膜110將器件覆蓋，正面金屬層111通過接觸孔和源區(qū)109接觸引出源極，多晶硅柵107頂部也通過正面金屬層111引出柵極；背面金屬層112引出漏極。
[0008]圖1中只顯示了一個溝槽，一個溝槽對應于一個溝槽柵MOSFET的單元結(jié)構(gòu)，溝槽柵MOSFET—般具有多個交替排列的單元結(jié)構(gòu)組成，所以溝槽也會交替排列，圖1所示的SGT結(jié)構(gòu)在交替的P型和N型區(qū)域產(chǎn)生橫向電場，當漂移區(qū)濃度和厚度一定時，具有更高的BV ;而在BV不變的情況下允許采用更濃摻雜的漂移區(qū)，從而降低源漏導通電阻RDS0N。同時，回形氧化層即底部氧化層104將柵極與漏極交疊的部分區(qū)域屏蔽，大幅度降低柵漏寄生電容Cgd，具有很快的開關速度。
[0009]在SGT MOSFET中，兩個分離多晶硅即多晶硅柵107和多晶硅屏蔽柵105之間的
[0010]分離poly的結(jié)構(gòu)即多晶娃間隔離氧化層(Inter Poly Oxide，IPO) 106b作用至關重要，對器件的漏電流和柵源之間的耐壓Vgs等參數(shù)影響重大。
[0011]如圖2A至圖2D所示，是現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖；
[0012]如圖2A所示，首先在硅外延層102中形成溝槽103，在溝槽103中依次形成底部氧化層104和填充多晶硅105。
[0013]如圖2B所示，截止對多晶硅105進行回刻，由回刻后的多晶硅105組成多晶硅屏蔽柵105。接著進行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側(cè)面的底部氧化層104。但是由圖2B可以看出，底部氧化層104的底部表面低于多晶硅屏蔽柵105，在多晶硅屏蔽柵105的兩側(cè)會形成凹陷結(jié)構(gòu)。
[0014]如圖2C所示，接著形成柵氧化層106a和IP0106b，可知，在多晶硅屏蔽柵105的兩側(cè)會的凹陷結(jié)構(gòu)并不容易被填滿。
[0015]如圖2D所示，最后進行第二層多晶硅107，第二層多晶硅107，將溝槽103內(nèi)部完全填充，可知，在多晶硅屏蔽柵105的兩側(cè)會的凹陷中也填充有第二層多晶硅107。第二層多晶硅107回刻后形成多晶硅柵107。
[0016]現(xiàn)有方法中，如圖2B所示，多晶硅105進行回刻進行氧化層去除時采用的是濕法腐蝕工藝，理想情況是只去除多晶硅屏蔽柵105頂部的溝槽側(cè)面的底部氧化層104，但是由于濕法腐蝕是各向同性腐蝕，腐蝕工藝會將多晶硅屏蔽柵105頂部兩側(cè)且位于多晶硅屏蔽柵105頂部表面下方的氧化層也腐蝕掉。而實際上，裸露的氧化層由于先接觸酸液被先行腐蝕，形成尖嘴狀凹槽，也即在多晶硅屏蔽柵105的兩側(cè)形成的凹陷結(jié)構(gòu)為尖嘴結(jié)構(gòu)。
[0017]尖嘴凹陷結(jié)構(gòu)的存在直接影響了 IP0106的最小厚度，如圖3所示，是現(xiàn)有方法形成的器件的電鏡照片；多晶硅屏蔽柵105填充后在圓圈201處出現(xiàn)了尖嘴結(jié)構(gòu)，ΙΡ0的厚度降低，這也即降低了柵極到源極的耐壓Vgs，并且尖端電荷的聚集會造成過大的漏電流。

【發(fā)明內(nèi)容】

[0018]本發(fā)明所要解決的技術問題是提供一種具有屏蔽柵的溝槽柵MOSFET的制造方法，能減少多晶硅屏蔽柵頂部兩側(cè)凹陷的深度且能避免尖嘴刻蝕形成，能提高ΙΡ0的厚度和形貌，能提高柵極到源極的耐壓以及能降低由尖端放電造成的漏電流。
[0019]為解決上述技術問題，本發(fā)明提供的具有屏蔽柵的溝槽柵MOSFET的制造方法包括如下步驟:
[0020]步驟一、提供表面形成有硅外延層的硅襯底，采用光刻刻蝕工藝在所述硅外延層的柵極形成區(qū)域中形成溝槽。
[0021]步驟二、在所述溝槽底部表面和側(cè)壁表面形成底部氧化層，所述底部氧化層也延伸到所述溝槽外部的所述硅外延層表面；在所述底部氧化層表面形成第一層多晶硅，所述第一層多晶硅將所述溝槽完全填充。
[0022]步驟三、對所述第一層多晶硅進行回刻，該回刻將所述溝槽外部的所述第一層多晶硅完全去除，將所述溝槽中頂部的所述第一層多晶硅去除，由保留于所述溝槽底部的所述第一層多晶硅組成多晶硅屏蔽柵。
[0023]步驟四、進行磷離子注入，該磷離子注入將所述多晶硅屏蔽柵的表面破壞且在所述多晶硅屏蔽柵的表面形成親水性極性分子。
[0024]步驟五、進行第一次熱氧化形成犧牲氧化層。
[0025]步驟六、對所述底部氧化層和所述犧牲氧化層進行濕法腐蝕，所述濕法腐蝕將所述多晶硅屏蔽柵頂部的所述溝槽側(cè)壁的所述底部氧化層和所述犧牲氧化層都去除，所述濕法腐蝕過程中利用所述犧牲氧化層阻止腐蝕液對所述多晶硅屏蔽柵兩側(cè)的所述底部氧化層直接接觸從而防止在所述多晶硅屏蔽柵兩側(cè)形成尖嘴狀凹槽。
[0026]步驟七、進行第二次熱氧化在所述多晶硅屏蔽柵頂部的所述溝槽側(cè)壁形成柵氧化層同時在所述多晶硅屏蔽柵頂部表面形成多晶硅間隔離氧化層，利用步驟四中所述多晶硅屏蔽柵的表面被破壞和形成有親水性極性分子有利于氧氣和水擴散的特點增加所述多晶硅屏蔽柵的表面的熱氧化速率并使所述多晶硅間隔離氧化層的厚度增加，所述多晶硅間隔離氧化層大于所述柵氧化層厚度，利用厚度增加的所述多晶硅間隔離氧化層形成對所述多晶硅屏蔽柵頂部側(cè)面空隙的完全填充并避免形成尖端放電結(jié)構(gòu)。
[0027]步驟八、形成第二層多晶硅，所述第二層多晶硅將形成有所述柵氧化層和所述多晶硅間隔離氧化層的所述溝槽完全填充，由填充于所述溝槽頂部的所述第二層多晶硅組成多晶硅柵。
[0028]進一步的改進是，溝槽柵MOSFET包括多個周期交替排列的MOSFET單元結(jié)構(gòu)，步驟一中形成的所述溝槽包括交替排列的多個，每一個所述溝槽柵和一個所述MOSFET單元結(jié)構(gòu)相對應。
[0029]進一步的改進是，步驟一中所述硅襯底具有第一導電類型重摻雜，所述硅襯底的背面用于形成漏極，所述硅外延層具有第一導電類型輕摻雜，所述硅外延層用于形成溝槽柵MOSFET的漂移區(qū)。
[0030]進一步的改進是，在所述硅外延層中形成有第二導電類型阱區(qū)，所述多晶硅柵穿過所述阱區(qū)，所述多晶硅柵從側(cè)面覆蓋所述阱區(qū)并用于在所述阱區(qū)側(cè)面形成溝道。
[0031]進一步的改進是，步驟五中所述第一次熱氧化利用步驟四中所述多晶硅屏蔽柵的表面被破壞和形成有親水性極性分子有利于氧氣和水擴散的特點增加所述多晶硅屏蔽柵的表面的熱氧化速率，且所述第一次熱氧化僅將步驟四中磷離子注入?yún)^(qū)域的部分厚度的所述多晶硅屏蔽柵的表面氧化。
[0032]進一步的改進是，所述第二次熱氧化采用濕氧氧化工藝。
[0033]進一步的改進是，步驟八形成所述第二層多晶硅之后還包括對所述第二層多晶硅進行回刻的步驟，該回刻后將所述溝槽外部的所述第二層多晶硅都去除，由保留于所述溝槽頂部的所述第二層多晶硅組成多晶硅柵。
[0034]本發(fā)明通過在第一層多晶硅回刻后進行磷注入并在濕法腐蝕去除多晶硅屏蔽柵頂部的溝槽側(cè)壁的底部氧化層之前形成一層犧牲氧化層，這樣能大大減少濕法腐蝕在多晶硅屏蔽柵頂部兩側(cè)的凹陷或者能使凹陷底部位于多晶硅屏蔽柵頂部表面之上；去除犧牲氧化層后能使多晶硅屏蔽柵頂部兩側(cè)的凹陷降低或消除，之后形成ΙΡ0層時利用磷注入對多晶硅屏蔽柵頂部的破壞以及形成的形成有親水性極性分子，這都有利于ΙΡ0層的熱氧化工藝中的氧氣和水擴散使得ΙΡ0層的厚度增加，結(jié)合多晶硅屏蔽柵頂部兩側(cè)的凹陷降低或消除改善ΙΡ0的形貌，避免尖端結(jié)構(gòu)的出現(xiàn)，能提高柵極到源極的耐壓從而能降低由尖端放電造成的漏電流。
【附圖說明】
[0035]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0036]圖1是現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的結(jié)構(gòu)示意圖；
[0037]圖2A-圖2D是現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖；
[0038]圖3是現(xiàn)有方法形成的器件的電鏡照片；
[0039]圖4是本發(fā)明實施例方法流程圖；
[0040]圖5A-圖5F是本發(fā)明實施例方法各步驟中的器件結(jié)構(gòu)示意圖；
[0041]圖6是本發(fā)明實施例方法形成的器件的電