一種半導(dǎo)體器件的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制備領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件的制備方法。
【背景技術(shù)】
[0002]集成電路制造技術(shù)是一個復(fù)雜的工藝，技術(shù)更新很快。表征集成電路制造技術(shù)的一個關(guān)鍵參數(shù)為最小特征尺寸，即關(guān)鍵尺寸(critical dimens1n,⑶),隨著半導(dǎo)體技術(shù)的不斷發(fā)展器件的關(guān)鍵尺寸越來越小，正是由于關(guān)鍵尺寸的減小才使得每個芯片上設(shè)置百萬個器件成為可能。
[0003]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實(shí)現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點(diǎn)，半導(dǎo)體器件的制備收到各種物理極限的限制。
[0004]其中，所述半導(dǎo)體器件的制備方法如圖1a-1d所示，其中，如圖1所述，首先提供半導(dǎo)體襯底101，在所述半導(dǎo)體襯底上形成硬掩膜層，所述硬掩膜層包括氧化物層102以及氮化物層103，然后圖案化所述硬掩膜層和所述半導(dǎo)體襯底101，以形成淺溝槽，然后在所述淺溝槽和所述硬掩膜層上沉積第一氧化物層104，以在所述半導(dǎo)體襯底中形成淺溝槽隔離結(jié)構(gòu)105，在形成所述淺溝槽結(jié)構(gòu)105之后，蝕刻所述硬掩膜層、所述第一氧化物層104以及部分所述半導(dǎo)體襯底101的以在所述淺溝槽隔離結(jié)構(gòu)105的一側(cè)形成深溝槽10，然后在所述深溝槽中填充半導(dǎo)體材料106，最后執(zhí)行平坦化步驟至所述隔離層。
[0005]通過所述方法制備得到的半導(dǎo)體器件在執(zhí)行完化學(xué)機(jī)械平坦化步驟之后，器件的表面的均一非常差，所述淺溝槽隔離結(jié)構(gòu)105中的填充的氧化物具有700-800埃的高度差，所述高度差會影響后面圖案層的工藝極限(process margin)。
[0006]為了查找所述問題的原因，通過對工藝過程進(jìn)行檢查發(fā)現(xiàn)，在所述第一氧化物層104 (HDP)沉積后，所述第一氧化物層104的均一性良好，但是在第一氧化物層104蝕刻以及所述深溝槽蝕刻過程中會蝕刻消耗掉部分第一氧化物層104，從而使所述第一氧化物層104的均一性能變差，在本發(fā)明的一實(shí)施例中在執(zhí)行完第一氧化物層104蝕刻以及所述深溝槽蝕刻的步驟之后，所述第一氧化物層104的高度為8000-8700埃，變化為700埃。
[0007]由于所述第一氧化物層104的均一性很差，必然會對后續(xù)的工藝造成影響，造成器件的性能以及良率降低，一般在執(zhí)行完化學(xué)機(jī)械平坦化步驟之后所述掩膜層的高度差為600?；蛘咭陨?，其中，所述氧化物層高度差的基線(Baseline)為150埃，而在實(shí)際中所述晶圓的中心比邊緣要薄，厚度差為600埃，現(xiàn)有技術(shù)中并沒有方法能夠提高平坦化的效果。
[0008]現(xiàn)有技術(shù)中有通過增加所述第一氧化物層104的厚度，來提高所述掩膜層的均一性，同時增加化學(xué)機(jī)械平坦化的時間，但是增加所述掩膜層的厚度將會減小所述蝕刻工藝余裕(margin)，同時會增加平坦化時間，對化學(xué)機(jī)械平坦化增加工藝負(fù)擔(dān)，目前所述問題并不能很好的解決，需要對現(xiàn)有技術(shù)做進(jìn)一步的改進(jìn)，以便能夠解決深溝槽蝕刻過程中掩膜層的均一性以及提高化學(xué)機(jī)械平坦化的工藝極限。

【發(fā)明內(nèi)容】

[0009]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0010]本發(fā)明提供了一種半導(dǎo)體器件的制備方法，所述方法包括:
[0011]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有具有淺溝槽開口圖案的硬掩膜層；
[0012]以所述硬掩膜層為掩膜蝕刻所述半導(dǎo)體襯底形成淺溝槽；
[0013]在所述淺溝槽中以及所述硬掩膜層上沉積第一氧化物層；
[0014]在所述第一氧化物層上沉積第二氧化物層，其中所述第一氧化物層與所述第二氧化物層具有相近的干法蝕刻去除率，所述第一氧化物層相對于所述第二氧化物層具有更高的濕法蝕刻去除率；
[0015]圖案化所述第二氧化物層、所述第一氧化物層和所述硬掩膜層，以形成深溝槽開口圖案；
[0016]以所述具有深溝槽開口圖案的所述第二氧化物層、所述第一氧化物層和所述硬掩膜層為掩膜蝕刻所述半導(dǎo)體襯底以形成深溝槽。
[0017]作為優(yōu)選，所述方法還包括在所述深溝槽中以及所述第二氧化物層上沉積多晶硅的步驟。
[0018]作為優(yōu)選，所述方法還包括回蝕刻所述多晶硅的步驟。
[0019]作為優(yōu)選，所述方法還包括執(zhí)行濕法蝕刻步驟，以去除所述第二氧化物層和部分所述第一氧化物層，以形成高度均一的表面。
[0020]作為優(yōu)選，所述方法進(jìn)一步包括執(zhí)行平坦化的步驟，平坦化至所述硬掩膜層。
[0021]作為優(yōu)選，所述第一氧化物層和所述第二氧化物層的厚度比為3:2。
[0022]作為優(yōu)選，所述第一氧化物層和所述第二氧化物層的濕法蝕刻去除率為3:1。
[0023]作為優(yōu)選，所述第一氧化物層與所述第二氧化物層的干法蝕刻去除率相同。
[0024]作為優(yōu)選，所述第一氧化物層選用高密度等離子氧化物；
[0025]所述第二氧化物層選用正硅酸乙酯。
[0026]作為優(yōu)選，所述硬掩膜層包括依次沉積的氧化物層和氮化物層。
[0027]在本發(fā)明為了使平坦化步驟之后的器件具有更好的均一性，在本發(fā)明中將現(xiàn)有技術(shù)中一種氧化物層改為兩種具有不同蝕刻選擇比的氧化物層，并且控制兩種氧化物層的厚度比以及蝕刻選擇比，在平坦化之前還增加一濕法蝕刻步驟，在該濕法蝕刻步驟中由于兩氧化物層的蝕刻速率不一樣，可以通過所述選用濕法蝕刻工藝能夠補(bǔ)償在氧化物層蝕刻以及深溝槽蝕刻過程中的對所述氧化物層的消耗，降低晶圓中心和邊緣之間的高度差，以提高氧化物層頂部的均一性。
【附圖說明】
[0028]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0029]圖1a-1d為現(xiàn)有技術(shù)中所述半導(dǎo)體器件的制備過程示意圖；
[0030]圖2a_2f為本發(fā)明一【具體實(shí)施方式】中所述半導(dǎo)體器件的制備過程示意圖；
[0031]圖3為本發(fā)明一【具體實(shí)施方式】中所述半導(dǎo)體器件的制備工藝流程圖。
【具體實(shí)施方式】
[0032]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0033]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的描述，以說明本發(fā)明所述半導(dǎo)體器件的制備方法。顯然，本發(fā)明的施行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0034]應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0035]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明