整區(qū)域包括調(diào)整區(qū)域材料，所述調(diào)整區(qū)域材料在每個(gè)縱向位置處具有至少當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)與在相同縱向位置處的相鄰本體材料不同的導(dǎo)電率。
2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中所述本體的第一表面是所述本體的頂表面。
3.根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其中所述本體包括從晶片表面垂直地延伸的鰭。
4.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中所述本體包括從晶片表面垂直地延伸的鰭，其中所述第一表面是所述鰭的第一側(cè)表面。
5.根據(jù)權(quán)利要求4所述的結(jié)構(gòu)，其中所述電介質(zhì)材料進(jìn)一步布置在所述本體的第二表面上，所述第二表面是與所述第一側(cè)表面?zhèn)认蛳鄬Φ乃鲻挼牡诙?cè)表面， 其中所述柵極導(dǎo)體包括面向所述第二表面布置并且通過所述電介質(zhì)材料與所述第二表面分隔開的第二部分，以及 其中所述調(diào)整區(qū)域進(jìn)一步以第二距離間隔在所述第二表面背后。
6.根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其中所述第一表面和所述第二表面是垂直的。
7.根據(jù)權(quán)利要求5- 6中任一項(xiàng)所述的結(jié)構(gòu)，其中所述電介質(zhì)材料進(jìn)一步布置在作為所述本體的頂表面的所述本體的第三表面上， 其中所述柵極導(dǎo)體包括面向所述第三表面布置并且通過所述電介質(zhì)材料與所述第三表面分隔開的第三部分，以及 其中所述調(diào)整區(qū)域進(jìn)一步以第三距離間隔在所述第三表面背后。
8.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其中所述本體的第一表面環(huán)繞所述本體。
9.根據(jù)權(quán)利要求1一 8中任一項(xiàng)所述的結(jié)構(gòu)，其中當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)，所述調(diào)整區(qū)域材料的導(dǎo)電率小于在每個(gè)縱向位置處的相鄰本體材料的導(dǎo)電率。
10.根據(jù)權(quán)利要求1一 9中任一項(xiàng)所述的結(jié)構(gòu)，其中所述調(diào)整區(qū)域材料是電介質(zhì)。
11.根據(jù)權(quán)利要求1一 9中任一項(xiàng)所述的結(jié)構(gòu)，其中所述調(diào)整區(qū)域材料是空氣。
12.根據(jù)權(quán)利要求1一 8中任一項(xiàng)所述的結(jié)構(gòu)，其中當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)，所述調(diào)整區(qū)域材料的導(dǎo)電率大于在每個(gè)縱向位置處的相鄰本體材料的導(dǎo)電率。
13.根據(jù)權(quán)利要求1一 8以及12中任一項(xiàng)所述的結(jié)構(gòu)，其中所述調(diào)整區(qū)域材料是金屬。
14.根據(jù)權(quán)利要求1一 8以及12中任一項(xiàng)所述的結(jié)構(gòu)，其中所述調(diào)整區(qū)域材料是重?fù)诫s半導(dǎo)體。
15.根據(jù)權(quán)利要求1一 8以及12中任一項(xiàng)所述的結(jié)構(gòu)，其中所述調(diào)整區(qū)域材料包括具有與所述源極區(qū)域/漏極區(qū)域相反摻雜類型的半導(dǎo)體材料，并且比將所述半導(dǎo)體材料與所述第一表面分隔開的材料被更重地?fù)诫s。
16.根據(jù)權(quán)利要求1一 14中任一項(xiàng)所述的結(jié)構(gòu)，其中所述調(diào)整區(qū)域材料將機(jī)械應(yīng)力引入相鄰本體材料中。
17.根據(jù)權(quán)利要求1一 14中任一項(xiàng)所述的結(jié)構(gòu)，其中所述晶體管結(jié)構(gòu)形成N溝道晶體管，以及其中所述調(diào)整區(qū)域材料引入縱向張應(yīng)力至所述相鄰本體材料中。
18.根據(jù)權(quán)利要求1一 14中任一項(xiàng)所述的結(jié)構(gòu)，其中所述晶體管結(jié)構(gòu)形成P溝道晶體管，以及其中所述調(diào)整區(qū)域材料引入縱向壓應(yīng)力至所述相鄰本體材料中。
19.一種集成電路晶體管結(jié)構(gòu)，包括: 半導(dǎo)體材料的本體，所述本體具有縱向間隔開的摻雜的第一和第二源極區(qū)域/漏極區(qū)域并且進(jìn)一步具有至少第一表面，所述本體進(jìn)一步具有縱向地位于所述第一和第二源極區(qū)域/漏極區(qū)域之間的溝道區(qū)域； 柵極導(dǎo)體，布置在所述本體外，所述柵極導(dǎo)體具有面向所述第一表面并且至少部分地沿著所述溝道區(qū)域的至少一部分縱向定位的第一部分；以及電介質(zhì)材料，在所述柵極導(dǎo)體與所述本體的第一表面之間， 所述本體包含電介質(zhì)材料，縱向地在所述溝道區(qū)域內(nèi)并且以第一距離間隔在所述第一表面背后，以及與所述第一和第二源極區(qū)域/漏極區(qū)域縱向地間隔開。
20.根據(jù)權(quán)利要求19所述的結(jié)構(gòu)，其中所述電介質(zhì)材料包括空氣。
21.一種集成電路晶體管結(jié)構(gòu)，包括: 半導(dǎo)體材料的本體，所述本體具有縱向間隔開的摻雜的第一和第二源極區(qū)域/漏極區(qū)域并且進(jìn)一步具有至少第一表面，所述本體進(jìn)一步具有縱向地位于所述第一和第二源極區(qū)域/漏極區(qū)域之間的溝道區(qū)域； 柵極導(dǎo)體，布置在所述本體外，所述柵極導(dǎo)體具有面向所述第一表面并且至少部分地沿著所述溝道區(qū)域的至少一部分縱向定位的第一部分；以及電介質(zhì)材料，在所述柵極導(dǎo)體與所述本體的第一表面之間， 所述本體包含導(dǎo)電材料，縱向地在所述溝道區(qū)域內(nèi)并且以第一距離間隔在所述第一表面背后，以及與所述第一和第二源極區(qū)域/漏極區(qū)域縱向地間隔開。
22.根據(jù)權(quán)利要求21所述的結(jié)構(gòu)，其中所述導(dǎo)電材料包括金屬。
23.根據(jù)權(quán)利要求21所述的結(jié)構(gòu)，其中所述導(dǎo)電材料包括重?fù)诫s半導(dǎo)體。
24.根據(jù)權(quán)利要求23所述的結(jié)構(gòu)，其中所述導(dǎo)電材料包括具有與所述源極區(qū)域/漏極區(qū)域相反摻雜類型的半導(dǎo)體材料，并且比將所述半導(dǎo)體材料與所述第一表面分隔開的材料被更重地?fù)诫s。
25.一種用于制造集成電路晶體管結(jié)構(gòu)的方法，包括如下步驟: 提供半導(dǎo)體材料的本體，所述本體具有縱向間隔開的摻雜的第一和第二源極區(qū)域/漏極區(qū)域并且進(jìn)一步具有至少第一表面，所述本體進(jìn)一步具有縱向地位于所述第一和第二源極區(qū)域/漏極區(qū)域之間的溝道區(qū)域； 在所述本體外形成柵極導(dǎo)體，所述柵極導(dǎo)體具有面向所述第一表面并且至少部分地沿著所述溝道區(qū)域的至少一部分縱向定位的第一部分； 在所述柵極導(dǎo)體與所述本體的第一表面之間形成電介質(zhì)材料；以及在所述本體中形成調(diào)整區(qū)域，所述調(diào)整區(qū)域縱向地布置在所述溝道區(qū)域內(nèi)并且以第一距離間隔在所述第一表面背后，以及與所述第一和第二源極區(qū)域/漏極區(qū)域縱向地間隔開； 其中所述調(diào)整區(qū)域包括調(diào)整區(qū)域材料，所述調(diào)整區(qū)域材料在每個(gè)縱向位置處具有至少當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)與在相同縱向位置處相鄰本體材料不同的導(dǎo)電率。
26.根據(jù)權(quán)利要求25所述的方法，其中所述調(diào)整區(qū)域材料包括電介質(zhì)。
27.根據(jù)權(quán)利要求25所述的方法，其中所述調(diào)整區(qū)域材料包括電導(dǎo)體。
28.一種用于制造集成電路晶體管結(jié)構(gòu)的方法，包括如下步驟: 提供中間結(jié)構(gòu)，所述中間結(jié)構(gòu)包括: 材料的本體，所述本體具有包括調(diào)整區(qū)域材料的調(diào)整層，以及半導(dǎo)體材料的上層，所述上層位于所述調(diào)整層之上， 柵極導(dǎo)體，在所述本體外，所述柵極導(dǎo)體具有在所述本體的至少三個(gè)側(cè)邊上面向所述本體并且限定所述本體的溝道區(qū)域的部分，所述本體具有縱向相對的第一端表面和第二端表面，所述柵極導(dǎo)體沿縱向方向延伸越過所述本體，以及 電介質(zhì)材料，在所述柵極導(dǎo)體與所述本體之間， 分別在所述本體的第一端表面和第二端表面上形成第一額外的材料和第二額外的材料；以及 形成分別與所述第一額外的半導(dǎo)體材料和第二額外的半導(dǎo)體材料縱向相鄰的源極區(qū)域和漏極區(qū)域， 其中所述調(diào)整區(qū)域材料在每個(gè)縱向位置處具有至少當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)與在相同縱向位置處半導(dǎo)體材料的上層不同的導(dǎo)電率， 其中所述第一額外的材料至少當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)比所述源極材料導(dǎo)電性更小，以及 其中所述第二額外的材料至少當(dāng)所述晶體管在關(guān)斷狀態(tài)時(shí)比所述漏極材料導(dǎo)電性更小。
29.根據(jù)權(quán)利要求28所述的方法，其中所述調(diào)整區(qū)域材料包括電介質(zhì)。
30.根據(jù)權(quán)利要求28所述的方法，其中所述調(diào)整區(qū)域材料包括電導(dǎo)體。
31.根據(jù)權(quán)利要求28所述的方法，其中所述調(diào)整區(qū)域材料包括具有比所述上層中的半導(dǎo)體材料的帶隙更寬帶隙的材料。
32.根據(jù)權(quán)利要求28— 31中任一項(xiàng)所述的方法，其中所述調(diào)整區(qū)域材料包括多個(gè)材料子層。
33.根據(jù)權(quán)利要求28- 32中任一項(xiàng)所述的方法，其中所述材料的本體進(jìn)一步具有在所述調(diào)整層下方的半導(dǎo)體材料的下層。
34.根據(jù)權(quán)利要求33所述的方法，其中所述半導(dǎo)體材料的上層和下層是相同的。
35.根據(jù)權(quán)利要求28- 34中任一項(xiàng)所述的方法，其中所述材料本體中的調(diào)整區(qū)域材料通過包括半導(dǎo)體的另外的材料而與所述電介質(zhì)材料側(cè)向地間隔開。
36.根據(jù)權(quán)利要求28- 34中任一項(xiàng)所述的方法，進(jìn)一步包括在所述本體與所述電介質(zhì)材料之間側(cè)向地形成另外的半導(dǎo)體材料的步驟。
37.根據(jù)權(quán)利要求28- 36中任一項(xiàng)所述的方法，其中所述第二額外的材料是具有分別與所述源極和漏極材料相反摻雜類型的半導(dǎo)體材料。
38.一種晶片，包括在襯底上形成的第一多個(gè)平行脊部，其中每個(gè)所述脊部包括: 調(diào)整層，包括調(diào)整區(qū)域材料以及在所述調(diào)整層之上的半導(dǎo)體材料的上層， 其中所述調(diào)整區(qū)域材料包括半導(dǎo)體材料，以及 其中所述脊部被外延生長成使得所述調(diào)整區(qū)域材料比所述半導(dǎo)體材料的上層被更重地慘雜。
39.根據(jù)權(quán)利要求38所述的晶片，其中每個(gè)所述脊部具有兩個(gè)側(cè)向相對表面， 進(jìn)一步包括，在每個(gè)所述側(cè)向相對表面上，比所述調(diào)整區(qū)域材料較少重?fù)诫s的半導(dǎo)體材料。
40.根據(jù)權(quán)利要求38- 39中任一項(xiàng)所述的晶片，其中所述調(diào)整區(qū)域材料包括多個(gè)材料子層。
41.根據(jù)權(quán)利要求38— 40中任一項(xiàng)所述的晶片，其中每個(gè)所述脊部進(jìn)一步具有在所述調(diào)整層下方的半導(dǎo)體材料的下層。
42.根據(jù)權(quán)利要求41所述的晶片，其中所述半導(dǎo)體材料的上層和下層是相同的。
43.根據(jù)權(quán)利要求41一 42中任一項(xiàng)所述的晶片，其中所述脊部被外延生長成使得所述調(diào)整區(qū)域材料也比所述半導(dǎo)體材料的下層被更重地?fù)诫s。
44.根據(jù)權(quán)利要求38— 43中任一項(xiàng)所述的晶片，其中每個(gè)所述脊部進(jìn)一步具有在其上形成的柵極堆疊材料。
45.根據(jù)權(quán)利要求38- 44中任一項(xiàng)所述的晶片，其中在所述第一多個(gè)平行脊部中的所有脊部基本上始終跨襯底延伸。
46.根據(jù)權(quán)利要求38- 45中任一項(xiàng)所述的晶片，進(jìn)一步包括在所述襯底上形成的第二多個(gè)脊部。
47.根據(jù)權(quán)利要求38- 44中任一項(xiàng)所述的晶片，其中所述襯底被劃片為多個(gè)裸片，以及 其中在所述第一多個(gè)平行脊部中的所有脊部僅在所述多個(gè)裸片的第一裸片內(nèi)延伸并且基本上始終跨所述第一裸片延伸。
48.根據(jù)權(quán)利要求38- 44中任一項(xiàng)所述的晶片，其中所述襯底被劃片為多個(gè)裸片， 進(jìn)一步包括在所述襯底上形成的第二多個(gè)脊部， 其中在所述第一多個(gè)平行脊部中的所有脊部僅在所述多個(gè)裸片的第一裸片內(nèi)延伸，并且在所述第二多個(gè)平行脊部中的所有脊部僅在所述多個(gè)裸片的第二裸片內(nèi)延伸。
【專利摘要】概述地，集成電路晶體管結(jié)構(gòu)具有半導(dǎo)體材料的本體，本體具有兩個(gè)縱向間隔的兩者之間具有溝道的摻雜源極區(qū)域/漏極區(qū)域，布置在本體外并且沿著溝道面向本體表面的至少一個(gè)的柵極堆疊。本體包含調(diào)整區(qū)域，縱向地在溝道區(qū)域內(nèi)并且以第一距離間隔在第一表面背后以及縱向地從源極區(qū)域/漏極區(qū)域間隔開。調(diào)整區(qū)域包括調(diào)整區(qū)域材料，在每個(gè)縱向位置處具有不同于在相同縱向位置處相鄰本體材料的導(dǎo)電率，至少當(dāng)晶體管在關(guān)斷狀態(tài)時(shí)。在一個(gè)實(shí)施例中調(diào)整區(qū)域材料是電介質(zhì)。在另一實(shí)施例中調(diào)整區(qū)域材料是電導(dǎo)體。
【IPC分類】H01L21-336
【公開號】CN104854685
【申請?zhí)枴緾N201380065909
【發(fā)明人】崔文綱, V·莫洛茲, 林錫偉
【申請人】美商新思科技有限公司
【公開日】2015年8月19日
【申請日】2013年12月17日
【公告號】US8847324, US20140167174, WO2014100010A1