一種新型的圖案化接地屏蔽結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種在電感線圈的底部沒有金屬環(huán)且包括6層金屬環(huán)堆疊的新型的圖案化接地屏蔽結(jié)構(gòu)。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了快速發(fā)展。IC材料和設(shè)計的技術(shù)進步已經(jīng)產(chǎn)生了多個IC時代，其中，每一代都比前一代具有更小和更復(fù)雜的電路。然而，這些進步增加了處理和制造IC的復(fù)雜性。其中，隨著射頻集成電路的快速發(fā)展，高性能、低功耗、集成度的要求越來越高。而單元電路中螺旋(Spiral)的低Q性能和差分電感(Differentialinductor)將限制射頻集成電路的設(shè)計。在射頻集成電路中電感占據(jù)較大的芯片面積并且毫米波集成電路設(shè)計從CMOS (互補金屬氧化物半導(dǎo)體)技術(shù)中得到擴展。
[0003]由于受限的Q性能對于相噪音(phase noise)和電路性能(circuit yieldperformance)起著至關(guān)重要的作用，并且不能縮小有效的電感面積。
[0004]隨著CMOS技術(shù)中半導(dǎo)體器件尺寸的日益縮小，半導(dǎo)體器件制作前道工序中多晶硅/有源區(qū)密度的熱分布和半導(dǎo)體器件制作后道工序中金屬的密度會影響工藝的均勻性和穩(wěn)定性。在特定區(qū)域中，多晶娃/有源區(qū)/金屬的最小密度應(yīng)該滿足設(shè)計規(guī)則(DR, designrule)。電感底部填充的虛擬金屬將降低Q值。評價電感性能的一個重要指標是品質(zhì)因數(shù)Q，電感的Q值越大，表示該電感的質(zhì)量越好。
[0005]為了實現(xiàn)更好的電路性能，設(shè)計者通常使用2K歐姆的襯底或者較厚頂部金屬以達到目標Q值，但是這樣將增加成本。設(shè)計者將增大線圈的寬度以得到有效的Q值，但是這將導(dǎo)致大芯片面積的要求。設(shè)計者還提出了使用圖案化接地屏蔽(PGS，Patterned-Ground-Shielded)器件,PGS將用于電感的底部以提供給襯底稱合噪音的隔離，同時確保有源區(qū)/多晶硅密度，但是這將降低Q值。
[0006]為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提出了一種新的PGS結(jié)構(gòu)以提高Q值和改善后端制程工藝的均勻性。

【發(fā)明內(nèi)容】

[0007]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0008]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種新型的圖案化接地屏蔽結(jié)構(gòu)，應(yīng)用于電感，其特征在于，所述圖案化接地屏蔽結(jié)構(gòu)包括內(nèi)部金屬堆疊結(jié)構(gòu)，所述內(nèi)部金屬堆疊結(jié)構(gòu)位于電感線圈下方；
[0009]所述內(nèi)部金屬堆疊結(jié)構(gòu)包括多層金屬層以及位于所述金屬層之間的通孔，其中每層金屬層均包括彼此隔離對稱設(shè)置的第一部分和第二部分，所述第一部分和第二部分均多個嵌套的半環(huán)狀結(jié)構(gòu)以及將所述多個半環(huán)狀結(jié)構(gòu)連接起來的線狀連接結(jié)構(gòu)；
[0010]其中，所述電感線圈在垂直方向上的投影與所述半環(huán)狀結(jié)構(gòu)不重疊。
[0011]優(yōu)選地，部分半環(huán)狀結(jié)構(gòu)位于所述電感線圈在垂直方向上的投影的內(nèi)部，部分位于所述電感線圈在垂直方向上的投影的外部。
[0012]優(yōu)選地，所述通孔位于所述半環(huán)狀結(jié)構(gòu)與所述線狀連接結(jié)構(gòu)的交匯處。
[0013]優(yōu)選地，所述金屬層為六層。
[0014]優(yōu)選地，所述半環(huán)狀結(jié)構(gòu)為六個。
[0015]綜上所述，本發(fā)明的提出的一種新型的PGS結(jié)構(gòu)，該PGS結(jié)構(gòu)包括內(nèi)部金屬堆疊結(jié)構(gòu)，并且該金屬堆疊結(jié)構(gòu)位于線圈的底部。根據(jù)本發(fā)明提出的PGS結(jié)構(gòu)能夠在較高頻率范圍內(nèi)提高Q值大小，內(nèi)部金屬層的金屬密度由0%增加到6.3%，提高了后端制程工藝的均勻性。
【附圖說明】
[0016]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0017]圖1A-1C為根據(jù)本發(fā)明一個實施方式制作PGS結(jié)構(gòu)的俯視示意圖；
[0018]圖2為根據(jù)本發(fā)明一個實施方式制作PGS結(jié)構(gòu)的側(cè)視剖面示意圖；
[0019]圖3A-3B為根據(jù)現(xiàn)有技術(shù)制作的PGS結(jié)構(gòu)和根據(jù)本發(fā)明的方法制作的PGS結(jié)構(gòu)的頻率和Q值的關(guān)系不意圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0021]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的描述，以說明本發(fā)明的方法。顯然，本發(fā)明的行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0022]應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實施例。應(yīng)當(dāng)理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構(gòu)思充分傳達給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0024]下面將結(jié)合圖1A-1C和圖2對本發(fā)明所述PG