半浮柵存儲(chǔ)器單元及半浮柵存儲(chǔ)器陣列的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，涉及一種動(dòng)態(tài)隨機(jī)存儲(chǔ)器，特別是涉及一種半浮柵存儲(chǔ)器單元及其半浮柵存儲(chǔ)器陣列。
【背景技術(shù)】
[0002]半導(dǎo)體存儲(chǔ)器被廣泛應(yīng)用于各種電子產(chǎn)品之中。不同應(yīng)用領(lǐng)域?qū)Π雽?dǎo)體存儲(chǔ)器的構(gòu)造、性能和密度有著不同的要求。如靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)擁有很高的隨機(jī)存取速度和較低的集成密度，而標(biāo)準(zhǔn)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)則具有很高的集成密度和中等的隨機(jī)存取速度。當(dāng)今隨著半導(dǎo)體存儲(chǔ)器市場(chǎng)需求的不斷擴(kuò)大，動(dòng)態(tài)隨機(jī)存儲(chǔ)器技術(shù)加速發(fā)展，許多制約動(dòng)態(tài)隨機(jī)存儲(chǔ)器產(chǎn)品應(yīng)用的難題正在被不斷攻克。
[0003]中國專利申請(qǐng)200810043070.X公開了一種“半導(dǎo)體存儲(chǔ)器器件、半導(dǎo)體存儲(chǔ)器陣列及寫入方法”，該半導(dǎo)體存儲(chǔ)器器件的工作原理是浮柵用于存儲(chǔ)電荷，然后通過一個(gè)以漏極接觸體為柵極的柵控二極管對(duì)浮柵進(jìn)行充電或者放電。在由該半導(dǎo)體存儲(chǔ)器單元組成的半導(dǎo)體存儲(chǔ)器陣列中，對(duì)選中的其中一個(gè)半導(dǎo)體存儲(chǔ)器單元的浮柵寫入、擦除或讀取數(shù)據(jù)時(shí)，施加在位線上的電壓會(huì)同時(shí)作用于柵控二極管的柵極上，這對(duì)同一位線上的其它半導(dǎo)體存儲(chǔ)器單元的存儲(chǔ)狀態(tài)將產(chǎn)生位線電壓干擾，直接影響半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)性能。
[0004]中國專利申請(qǐng)201310119651.8提出了一種U形溝道的半導(dǎo)體器件及其制造方法，該U形溝道的半導(dǎo)體器件沿電流溝道長度方向的剖面結(jié)構(gòu)如圖1所示，其原理是浮柵205用于存儲(chǔ)電荷，然后通過一個(gè)以浮柵晶體管的控制柵207為柵極的柵控二極管對(duì)浮柵晶體管的浮柵205進(jìn)行充電或者放電。在由該半導(dǎo)體器件單元組成的半導(dǎo)體存儲(chǔ)器陣列中，對(duì)選中的其中一個(gè)半導(dǎo)體器件單元的浮柵寫入、擦除或讀取數(shù)據(jù)時(shí)，施加在字線上的電壓會(huì)同時(shí)作用于柵控二極管的柵極上，這對(duì)同一字線上的其它半導(dǎo)體器件單元的存儲(chǔ)狀態(tài)將產(chǎn)生字線電壓干擾，直接影響半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)性能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是為克服現(xiàn)有技術(shù)的不足而提供一種半浮柵存儲(chǔ)器單元及半浮柵存儲(chǔ)器陣列，本發(fā)明能夠降低半浮柵存儲(chǔ)器陣列中一個(gè)半浮柵存儲(chǔ)器單元進(jìn)行寫入、擦除或讀取數(shù)據(jù)時(shí)，位線電壓和字線電壓對(duì)其它半浮柵存儲(chǔ)器單元的存儲(chǔ)狀態(tài)產(chǎn)生的位線電壓和字線電壓干擾，從而有效地提高半導(dǎo)體存儲(chǔ)器芯片的性能。
[0006]本發(fā)明的目的將通過以下技術(shù)方案實(shí)現(xiàn):
一種半浮柵存儲(chǔ)器單元，包括:
設(shè)有U形溝道區(qū)的第一種摻雜類型的半導(dǎo)體襯底；
在所述半導(dǎo)體襯底內(nèi)設(shè)有第二種摻雜類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)凹陷在所述半導(dǎo)體襯底內(nèi)，所述U形溝道區(qū)設(shè)于所述源區(qū)與漏區(qū)之間；
在U形溝道區(qū)上設(shè)有第一層絕緣薄膜；
在第一層絕緣薄膜上設(shè)有第一種摻雜類型的浮柵，該浮柵在靠近源區(qū)的一側(cè)設(shè)有缺 π ；
設(shè)有包括第二層絕緣薄膜、柵極、源端、漏端的垂直溝道的隧穿晶體管，該隧穿晶體管的源端/漏端與所述浮柵相連，漏端/源端與所述漏區(qū)相連，第二層絕緣薄膜將柵極與漏區(qū)隔離；特別需要說明的是:該隧穿晶體管的源端/漏端與所述浮柵相連、漏端/源端與所述漏區(qū)相連是指，當(dāng)隧穿晶體管的源端與浮柵相連，則漏端與漏區(qū)相連；當(dāng)隧穿晶體管的漏端與浮柵相連時(shí)，則源端與漏區(qū)相連；
在所述缺口內(nèi)設(shè)有控制柵以及第三層絕緣薄膜，第三層絕緣薄膜將控制柵與浮柵隔離。
[0007]優(yōu)選的，上述的一種半浮柵存儲(chǔ)器單元，其中:所述浮柵為多晶硅、鎢或氮化鈦中的任意一種。
[0008]優(yōu)選的，上述的一種半浮柵存儲(chǔ)器單元，其中:所述控制柵為多晶硅柵或金屬柵。
[0009]優(yōu)選的，上述的一種半浮柵存儲(chǔ)器單元，其中:所述第一層絕緣薄膜、第二層絕緣薄膜、第三層絕緣薄膜的材質(zhì)分別為氧化硅、氮化硅、氮氧化硅和具有高介電常數(shù)的絕緣材料中的一種或一種以上的疊層。
[0010]優(yōu)選的，上述的一種半浮柵存儲(chǔ)器單元，其中:所述第一種摻雜類型為P型摻雜、第二種摻雜類型為η型摻雜，或者所述第一種摻雜類型為η型摻雜、第二種摻雜類型為P型摻雜。
[0011]本發(fā)明提出的一種半浮柵存儲(chǔ)器陣列，包括由多個(gè)如上述的任一半浮柵存儲(chǔ)器單元，還包括設(shè)有多條源線、多條字線、多條選擇線和多條位線，其中:
所述半浮柵存儲(chǔ)器單元的源區(qū)與所述多條源線中的任意一條相連接；
所述半浮柵存儲(chǔ)器單元的控制柵與所述多條字線中的任意一條相連接；
所述隧穿晶體管的柵極與所述多條選擇線中的任意一條相連接；
所述半浮柵存儲(chǔ)器單元的漏區(qū)與所述多條位線中的任意一條相連接；
所述多條字線中的任意一條和所述多條位線中的任意一條的組合可選中一個(gè)獨(dú)立的半浮柵存儲(chǔ)器單元。
[0012]本發(fā)明與現(xiàn)有技術(shù)相比其顯著優(yōu)點(diǎn)在于:
一是本發(fā)明將浮柵晶體管的控制柵和隧穿晶體管的柵極分開控制，在對(duì)選中的半浮柵存儲(chǔ)器陣列中的其中一個(gè)半浮柵存儲(chǔ)器單元進(jìn)行寫入、擦除或讀取數(shù)據(jù)時(shí)，可以對(duì)隧穿晶體管的柵極施加不同于位線和字線的電壓，從而可以減小位線電壓和字線電壓對(duì)半浮柵存儲(chǔ)器陣列中的其它半浮柵存儲(chǔ)器單元的存儲(chǔ)狀態(tài)的影響，提高半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)性倉泛;
二是本發(fā)明控制柵形成于浮柵靠近源區(qū)一側(cè)的缺口內(nèi)，而垂直溝道的隧穿晶體管的柵極形成于漏區(qū)之上，這樣能夠使浮柵晶體管的控制柵和隧穿晶體管的柵極通過自對(duì)準(zhǔn)工藝形成，簡化半浮柵存儲(chǔ)器單元的制造工藝，進(jìn)而降低制造難度和成本。
【附圖說明】
[0013]圖1是中國專利申請(qǐng)201310119651.8中的U形溝道的半導(dǎo)體器件的剖面示意圖； 圖2是本發(fā)明提出的半浮柵存儲(chǔ)器單元的一個(gè)實(shí)施例的剖面示意圖；
圖3至圖7是本發(fā)明提出的半浮柵存儲(chǔ)器單元的一個(gè)實(shí)施例的制造工藝流程示意圖；圖8是本發(fā)明提出的半浮柵存儲(chǔ)器陣列的一個(gè)實(shí)施例的等效電路示意圖。
【具體實(shí)施方式】
[0014]為清楚地說明本發(fā)明的【具體實(shí)施方式】，說明書附圖中所列示圖，放大了本發(fā)明所述的層和區(qū)域的厚度，且所列圖形大小并不代表實(shí)際尺寸；附圖是示意性的，不應(yīng)限定本發(fā)明的范圍。說明書中所列實(shí)施例不應(yīng)僅限于附圖中所示區(qū)域的特定形狀，而是包括所得到的形狀如制造引起的偏差等、再如刻蝕得到的曲線通常具有彎曲或圓潤的特點(diǎn)，但在本發(fā)明實(shí)施例中均以矩形表示。同時(shí)在下面的描述中，所使用的術(shù)語襯底可以理解為包括正在工藝加工中的半導(dǎo)體晶片，可能包括在其上所制備的其它薄膜層。
[0015]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)的說明。
[0016]圖2是本發(fā)明提出的半浮柵存儲(chǔ)器單元的一個(gè)實(shí)施例的沿該半浮柵存儲(chǔ)器單元的電流溝道長度方向的剖面圖。如圖2所示，本發(fā)明的半浮柵存儲(chǔ)器單元包括一個(gè)具有第一種摻雜類型的半導(dǎo)體襯底300，半導(dǎo)體襯底300的材質(zhì)為硅或絕緣體上的硅；凹陷在半導(dǎo)體襯底300內(nèi)形成有具有第二種摻雜類型的源區(qū)305和漏區(qū)306，該第二種摻雜類型與第一種摻雜類型為相反的摻雜類型，如第一種摻雜類型為P型，則第二種摻雜類型為η型，或者第一種摻雜類型為η型，則第二種摻雜類型為P型；凹陷在半導(dǎo)體襯底300內(nèi)且介于源區(qū)305與漏區(qū)306之間形成的U形溝道區(qū)30，當(dāng)該半浮柵存儲(chǔ)器單元開啟時(shí)，電流會(huì)通過U形溝道區(qū)30在源區(qū)305和漏區(qū)306之間流動(dòng)。
[0017]在U形溝道區(qū)30之上設(shè)有第一層絕緣薄膜301，該第一層絕緣薄膜301的材質(zhì)為氧化硅、氮化硅、氮氧化硅和高介電常數(shù)的絕緣材料中的一種或一種以上的疊層，其中高介電常數(shù)的絕緣材料包括但不局限于為氧化鉿；在第一層絕緣薄膜301上設(shè)有一個(gè)作為電荷存儲(chǔ)節(jié)點(diǎn)的具有第一種摻雜類型的浮柵302，該浮柵302向漏區(qū)306的一側(cè)延伸，且在靠近源區(qū)305的一側(cè)形成有一個(gè)缺口 32 (示意的虛線框范圍)，浮柵302的材質(zhì)為多晶硅、鎢或氮化鈦。
[0018]在浮柵302的缺口 32內(nèi)設(shè)有控制柵304a，在該控制柵304a與浮柵302之間設(shè)有第三層絕緣薄膜303a ;控制柵304a可通過電容耦合作用于浮柵302之上；第三層絕緣薄膜303a的材質(zhì)為氧化硅、氮化硅、氮氧化硅和高介電常數(shù)的絕緣材料中的一種或一種以上的疊層，其中高介電常數(shù)的絕緣材料包括但不局限于為氧化鉿；控制柵304a的材質(zhì)為多晶硅柵或金屬柵。
[0019]在漏區(qū)306之上設(shè)有一個(gè)包含有源端/漏端313、漏端/源端311、柵極304b的垂直溝道的隧穿晶體管31，隧穿晶體管31的源端/漏端313與浮柵302相連