檢測嵌入式鍺硅外延缺失缺陷的方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，尤其涉及一種檢測嵌入式鍺硅外延缺失缺陷的方法。
【背景技術】
[0002]半導體制造技術發(fā)展到納米尺度后，等比例縮小技術面臨著越來越嚴峻的挑戰(zhàn)，必須采用各種新技術來提高晶體管的性能，其中應變硅(Strained Silicon)技術得到了廣泛的應用，嵌入式鍺娃(Embedded SiGe)是其中的一種方案。
[0003]嵌入式SiGe源漏技術通過在溝道中產(chǎn)生單軸壓應力來提高PM0SFET的空穴迀移率，從而提高它的電流驅動能力。其原理是:通過在Si上刻蝕凹槽，選擇性地外延生長SiGe層，因SiGe晶格常數(shù)與Si不匹配，在垂直溝道方向Si晶格受到拉伸產(chǎn)生張應力，沿溝道方向Si晶格受到壓縮產(chǎn)生壓應力。此外，由于SiGe具有較小的電阻率，可提高電流驅動能力。
[0004]對嵌入式SiGe技術影響較大的因素包括SiGe內(nèi)的Ge含量，這是因為SiGe薄膜中的應變能(應力)隨著層厚的增加而增加，當層厚超過某一臨界厚度時，SiGe將不能形成很好的單晶結構，在生長過程中就會發(fā)生弛豫，薄膜中積累的應變會引起晶面滑移，使界面原子排列錯開，應變急劇釋放，以失配位錯或者表面起伏的形式釋放出來，在薄膜中產(chǎn)生大量缺陷。SiGe的缺失缺陷會導致嚴重的漏電，使器件完全失效，并導致CMOS器件的良率的下降。
[0005]目前檢測鍺硅外延缺陷的方法是利用光學反射原理對硅片表面粗糙程度不一樣的點進行測量，可是這種方法無法區(qū)分實際缺陷與表面粗糙的差異，并且由于實際缺陷尺寸已經(jīng)與表面粗糙程度相仿，導致大多數(shù)測出來的都是表面粗糙，不能有效地對缺陷進行觀察。另外一種方法是利用TEM(透射電子顯微鏡)對所生長的SiGe (鍺硅)薄膜進行分析，可是由于TEM所分析的樣品尺寸很小，相對抓住缺陷的幾率也很小，而且耗時過長，不利于縮短研發(fā)周期，很難為在線工藝窗口優(yōu)化提供有效的參考價值。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為了克服以上不足，提供了一種可以在嵌入式鍺硅外延開發(fā)和生產(chǎn)過程中及時發(fā)現(xiàn)工藝產(chǎn)生的缺陷的檢測嵌入式鍺硅外延缺失缺陷的方法。
[0007]為了解決上述技術問題，本發(fā)明的技術方案是:提供一種檢測嵌入式鍺硅外延缺失缺陷的方法，包括以下步驟:
[0008]步驟1，采用多晶硅氧化后鍺硅外延法或者第二氮化硅間隔區(qū)后鍺硅外延法在半導體硅襯底上生長鍺硅外延層；
[0009]步驟2，以所述鍺硅外延層為硬掩模，使用缺陷腐蝕劑腐蝕所述鍺硅外延層，缺失缺陷部位的半導體娃襯底上會形成孔洞；
[0010]步驟3，采用光學顯微鏡掃描所述鍺硅外延層，并利用鍺硅外延層與半導體硅襯底反射率的不同來評估鍺硅外延層的生長質(zhì)量并確定缺失缺陷部位的存在；
[0011]步驟4，用掃描電鏡精確控制聚焦離子束來制備含有缺失缺陷部位的樣品并通過透射電鏡精確檢測樣品中缺失缺陷部位的位置。
[0012]作為優(yōu)選，所述鍺硅外延層的厚度為100-1000埃。
[0013]作為優(yōu)選，步驟2中:采用干法刻蝕工藝或者濕法刻蝕工藝刻蝕鍺硅外延層。
[0014]作為優(yōu)選，干法刻蝕工藝中，采用等離子體刻蝕工藝。
[0015]作為優(yōu)選，干法刻蝕工藝中，采用HBr與02的混合氣體作為缺陷刻蝕劑。
[0016]作為優(yōu)選，濕法刻蝕工藝中，采用濃度為2.38%?25%的四甲基氫氧化錢水溶液作為缺陷刻蝕劑。
[0017]作為優(yōu)選，濕法刻蝕工藝中，采用硝酸、氫氟酸與水的混合溶液作為缺陷刻蝕劑。
[0018]作為優(yōu)選，步驟2中，刻蝕鍺娃外延層的刻蝕溫度為室溫，刻蝕時間為60-300秒。
[0019]作為優(yōu)選，所述孔洞的形狀為橢圓形、圓形、矩形、三角形、梯形、Σ型或U型。
[0020]本發(fā)明提供的檢測嵌入式鍺硅外延缺失缺陷的方法，包括以下步驟:步驟1，采用多晶硅氧化后鍺硅外延法或者第二氮化硅間隔區(qū)后鍺硅外延法在半導體硅襯底上生長鍺硅外延層；步驟2，以所述鍺硅外延層為硬掩模，使用缺陷腐蝕劑腐蝕所述鍺硅外延層，缺失缺陷部位的半導體硅襯底上會形成孔洞；步驟3，采用光學顯微鏡掃描所述鍺硅外延層，并利用鍺硅外延層與半導體硅襯底反射率的不同來評估鍺硅外延層的生長質(zhì)量并確定缺失缺陷部位的存在；步驟4，用掃描電鏡精確控制聚焦離子束來制備含有缺失缺陷部位的樣品并通過透射電鏡精確檢測樣品中缺失缺陷部位的位置。發(fā)明可以在嵌入式鍺硅外延開發(fā)和生產(chǎn)過程中及時發(fā)現(xiàn)工藝產(chǎn)生的缺陷，并進行具體有效的觀察，有效解決現(xiàn)有技術中因半導體器件中存在缺失缺陷部位而導致器件良率下降的問題。
【附圖說明】
[0021]圖1是本發(fā)明的檢測嵌入式鍺硅外延缺失缺陷的方法流程圖；
[0022]圖2為本發(fā)明的檢測嵌入式鍺硅外延缺失缺陷的方法使用之前器件截面圖；
[0023]圖3為本發(fā)明的檢測嵌入式鍺硅外延缺失缺陷的方法使用之后器件截面圖。
【具體實施方式】
[0024]下面結合附圖對本發(fā)明作詳細描述:
[0025]如圖1所示，本發(fā)明的一種檢測嵌入式鍺硅外延缺失缺陷的方法，包括以下步驟:
[0026]步驟1，采用多晶硅氧化后鍺硅外延法或者第二氮化硅間隔區(qū)后鍺硅外延法在半導體硅襯底上生長鍺硅外延層；作為優(yōu)選，所述鍺硅外延層的厚度為100-1000埃。此時，由于受嵌入式SiGe工藝的影響，該鍺硅外延層上的部分區(qū)域可能會存有缺失缺陷，如圖2中所示的鍺硅外延層上存在缺失缺陷部位10。
[0027]具體地，所述多晶硅氧化后鍺硅外延法是指在多晶硅氧化和氮化硅間隔區(qū)淀積后的U型鍺硅外延工藝，所述第二氮化硅間隔區(qū)后鍺硅外延法是指在多晶硅氧化以及第一、第二氮化硅間隔區(qū)淀積后的Σ型鍺硅外延工藝。
[0028]步驟2，以所述鍺硅外延層為硬掩模，使用缺陷腐蝕劑腐蝕所述鍺硅外延層，使缺失缺陷部位10的半導體娃襯底上會形成孔洞20 ；
[0029]具體地，可以采用干法刻蝕工藝或者濕法刻蝕工藝刻