Tft、陣列基板、顯示裝置及tft的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶技術(shù)領(lǐng)域，特別是涉及一種基于雙柵極結(jié)構(gòu)的低溫多晶硅TFT、陣列基板、顯示裝置及TFT的制備方法。
【背景技術(shù)】
[0002]隨著低溫多晶娃(Low Temperature Poly-Silicon, LTPS)半導(dǎo)體薄膜晶體管(Thin-film transistor, TFT)的發(fā)展，以及由于LTPS半導(dǎo)體本身超高載流子迀移率的特性，相應(yīng)的面板周邊集成電路也成為大家關(guān)注的焦點(diǎn)，并且很多人投入到System onPanel (SOP)的相關(guān)技術(shù)研究，并逐步成為現(xiàn)實(shí)。與此同時(shí)，由于LTPS半導(dǎo)體高迀移率的因素，其漏電特性相對(duì)于A-Si而言變得很差，漏電成為在LTPS設(shè)計(jì)中不可忽略的一部分。
[0003]如圖1所示:圖1是現(xiàn)有技術(shù)的LTPS N-TFT的結(jié)構(gòu)示意圖。該LTPS N-TFT包括襯底10、緩沖層11、圖案化多晶硅層12、隔離層13、柵極層14、絕緣層15和源漏極圖案層16，其中，圖案化多晶硅層12的兩側(cè)分別是源極重?fù)诫s區(qū)121和漏極重?fù)诫s區(qū)122，以及位于中間的溝道區(qū)120。
[0004]傳統(tǒng)的LTPS TFT的電性受多晶硅工藝的影響比較嚴(yán)重，多晶硅的界面態(tài)的特性會(huì)直接影響LTPS TFT的漏電流、亞閾值擺幅和閾值電壓。這種傳統(tǒng)的LTPS TFT相對(duì)于非晶硅(A-Si)具有很好的迀移率特性，其導(dǎo)通電流和導(dǎo)通的速度都比A-Si好。正是由于這種高迀移率的特性，使得LTPS TFT器件的漏電流也比A-Si大很多，這種大的漏電流會(huì)影響器件正常工作。
[0005]如圖2所示:圖2是現(xiàn)有技術(shù)的一種具有LDD的Signal-Gate N-TFT的結(jié)構(gòu)示意圖。該 Signal-Gate N-TFT 為具有單個(gè)柵極的 N 型 TFT，LDD 指 Lightly Doped Drain，即輕摻雜漏，圖2所述的這種TFT的設(shè)計(jì)在源重?fù)诫s區(qū)221與漏重?fù)诫s區(qū)222與溝道220之間增加了兩個(gè)LDD區(qū)223，LDD區(qū)223可以有效地增加源漏極26與溝道220之間勢(shì)皇的寬度。
[0006]LDD區(qū)223的目的是形成一個(gè)較源漏極端高的串聯(lián)電阻值，形成一個(gè)濃度緩沖區(qū)，來(lái)降低此區(qū)的漏極端邊緣電場(chǎng)的梯度，減緩電場(chǎng)增強(qiáng)漏電流產(chǎn)生與避免熱載流子效應(yīng)。綜上，圖2所示的TFT結(jié)構(gòu)能夠有效地降低器件的漏電流。但是，有時(shí)為了提高晶體管的迀移率特性，較高的迀移率也將帶來(lái)較大的器件漏電流，光靠這種TFT的結(jié)構(gòu)設(shè)計(jì)并不能有效地降低器件的漏電流，尤其是在器件長(zhǎng)期工作導(dǎo)致器件特性變差的時(shí)候，這種器件的漏電流變的更加不可忽略。
[0007]如圖3所示:圖3是現(xiàn)有技術(shù)的一種具有LDD區(qū)的Dual-Gate N-TFT的結(jié)構(gòu)示意圖。Dual-Gate N-TFT即具有雙柵結(jié)構(gòu)的TFT，即柵極層34包括有第一柵極341和第二柵極 342。
[0008]這種結(jié)構(gòu)的設(shè)計(jì)相當(dāng)于增加了整個(gè)TFT的溝道長(zhǎng)度，但是又有不輸于圖2所示TFT的驅(qū)動(dòng)能力。這種設(shè)計(jì)增加了源漏極導(dǎo)通溝道的長(zhǎng)度，能夠有效地降低器件的漏電流，這種TFT的結(jié)構(gòu)受到很多面板廠家的歡迎。雖然，這種器件的結(jié)構(gòu)有不輸于圖2所示器件的驅(qū)動(dòng)能力，但是跟所有的具有LDD區(qū)的TFT —樣，這種器件的驅(qū)動(dòng)能力會(huì)受到LDD區(qū)的嚴(yán)重影響，其驅(qū)動(dòng)能力要小于圖1所示器件。

【發(fā)明內(nèi)容】

[0009]本發(fā)明提供一種TFT、陣列基板、顯示裝置及TFT的制備方法，能夠解決現(xiàn)有技術(shù)存在的難以在提高TFT的驅(qū)動(dòng)力的同時(shí)不影響漏電流的問(wèn)題。
[0010]為解決上述技術(shù)問(wèn)題，本發(fā)明采用的一個(gè)技術(shù)方案是:提供一種TFT，該TFT包括襯底、緩沖層、圖案化多晶硅層、隔離層、柵極層、絕緣層及源漏極圖案層。緩沖層位于襯底之上。圖案化多晶硅層設(shè)置在所述緩沖層之上，所述圖案化多晶硅層包括分別位于兩外側(cè)源極重?fù)诫s區(qū)和漏極重?fù)诫s區(qū)，以及位于所述源極重?fù)诫s區(qū)和漏極重?fù)诫s區(qū)之間的溝道區(qū)。隔離層覆蓋在所述圖案化多晶硅層之上。柵極層設(shè)在所述隔離層之上，所述柵極層包括并列設(shè)置的第一柵極和第二柵極，所述第一柵極和所述第二柵極均對(duì)應(yīng)所述溝道區(qū)。絕緣層覆蓋在所述柵極層之上。源漏極圖案層設(shè)置在所述絕緣層之上，所述源漏極圖案層包括源極圖案、漏極圖案和橋梁圖案，所述源極圖案與所述源極重?fù)诫s區(qū)連接，所述漏極圖案與所述漏極重?fù)诫s區(qū)連接，所述橋梁圖案的一端與所述第一柵極連接，另一端和所述第二柵極連接。
[0011]其中，所述圖案化多晶硅層還包括第一輕摻雜漏區(qū)、第二輕摻雜漏區(qū)和第三輕摻雜漏區(qū)，所述第一輕摻雜漏區(qū)位于所述源極重?fù)诫s區(qū)內(nèi)側(cè)，并與所述源極重?fù)诫s區(qū)電連接，所述第二輕摻雜漏區(qū)位于所述漏極重?fù)诫s區(qū)內(nèi)側(cè)，并與所述漏極重?fù)诫s區(qū)電連接。所述溝道區(qū)包括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)位于所述第一輕摻雜漏區(qū)內(nèi)側(cè)，并與所述第一輕摻雜漏區(qū)電連接，所述第二溝道區(qū)位于所述第二輕摻雜漏區(qū)內(nèi)側(cè)，并與所述第二輕摻雜漏區(qū)電連接，所述第三輕摻雜漏區(qū)位于所述第一溝道區(qū)和所述第二溝道區(qū)之間，所述第三輕摻雜漏區(qū)與所述第一溝道區(qū)和所述第二溝道區(qū)電連接。
[0012]其中，所述絕緣層上、對(duì)應(yīng)于第一柵極和第二柵極的位置處均設(shè)有第一過(guò)孔，所述第一過(guò)孔內(nèi)填充有導(dǎo)電材料，所述橋梁圖案通過(guò)所述第一過(guò)孔內(nèi)的導(dǎo)電材料與所述第一柵極和所述第二柵極電連接。
[0013]其中，所述橋梁圖案完全覆蓋所述第一柵極和所述第二柵極。
[0014]其中，所述隔離層和所述絕緣層上、對(duì)應(yīng)于所述源極重?fù)诫s區(qū)的位置處設(shè)有源極過(guò)孔，所述源極過(guò)孔內(nèi)填充有導(dǎo)電材料，所述源極圖案通過(guò)所述源極過(guò)孔內(nèi)的導(dǎo)電材料與所述源極重?fù)诫s區(qū)電連接。所述隔離層和所述絕緣層上、對(duì)應(yīng)于所述漏極重?fù)诫s區(qū)的位置處設(shè)有漏極過(guò)孔，所述漏極過(guò)孔內(nèi)填充有導(dǎo)電材料，所述漏極圖案通過(guò)所述漏極過(guò)孔內(nèi)的導(dǎo)彈材料與所述漏極重?fù)诫s區(qū)電連接。
[0015]為解決上述技術(shù)問(wèn)題，本發(fā)明采用的另一個(gè)技術(shù)方案是:提供一種陣列基板，該陣列基板包括上述TFT。
[0016]為解決上述技術(shù)問(wèn)題，本發(fā)明采用的又一個(gè)技術(shù)方案是:提供一種顯示裝置，該顯示裝置包括上述陣列基板。
[0017]為解決上述技術(shù)問(wèn)題，本發(fā)明采用的再一個(gè)技術(shù)方案是:提供一種TFT的制備方法，該方法包括以下步驟:在襯底之上形成緩沖層。在所述緩沖層之上形成圖案化多晶硅層，并在所述多晶硅層的兩外側(cè)形成源極重?fù)诫s區(qū)和漏極重?fù)诫s區(qū)，所述源極重?fù)诫s區(qū)與所述漏極重?fù)诫s區(qū)之間為溝道區(qū)。在所述圖案化多晶硅層上形成隔離層。在所述隔離層之上形成柵極層，所述柵極層包括并列設(shè)置的第一柵極和第二柵極，所述第一柵極和所述第二柵極均對(duì)應(yīng)所述溝道區(qū)。在所述柵極層之上形成絕緣層。在所述絕緣層之上形成源漏極圖案層，所述源漏極圖案層包括源極圖案、漏極圖案和橋梁圖案，所述源極圖案與所述源極重?fù)诫s區(qū)連接，所述漏極圖案與所述漏極重?fù)诫s區(qū)連接，所述橋梁圖案的一端與所述第一柵極連接，另一端和所述第二柵極連接。
[0018]其中，在所述緩沖層之上形成圖案化多晶硅層，并在所述多晶硅層的兩外側(cè)形成源極重?fù)诫s區(qū)和漏極重?fù)诫s區(qū)的步驟之后還包括:在所述源極重?fù)诫s區(qū)內(nèi)側(cè)形成第一輕摻雜漏區(qū)，所述第一輕摻雜漏區(qū)與所述源極重?fù)诫s區(qū)電連接。在所述漏極重?fù)诫s區(qū)內(nèi)側(cè)形成第二輕摻雜漏區(qū)，所述第二輕摻雜漏區(qū)與所述漏極重?fù)诫s區(qū)電連接。在所述溝道區(qū)中部形成第三輕摻雜漏區(qū)，使所述溝道區(qū)分為第一溝道區(qū)和第二溝道區(qū)，并使所述第一溝道區(qū)、所述第二溝道區(qū)均與所述第三輕摻雜漏區(qū)電連接。
[0019]其中，在所述柵極層之上形成絕緣層的步驟之后包括:在