一種制作半導體器件的方法
【技術領域】
[0001]本發(fā)明涉及半導體制造工藝，尤其涉及一種制作半導體器件的方法。
【背景技術】
[0002]隨著半導體制造技術越來越精密，集成電路也發(fā)生著重大的變革，集成在同一芯片上的元器件數(shù)量已從最初的幾十、幾百個增加到現(xiàn)在的數(shù)以百萬個。為了達到復雜度和電路密度的要求，半導體集成電路芯片的制作工藝利用批量處理技術，在襯底上形成各種類型的復雜器件，并將其互相連接以具有完整的電子功能。
[0003]隨著半導體器件尺寸的日益縮小，器件結構的頂部金屬層將影響頂層內(nèi)部金屬的性能，尤其影響內(nèi)部金屬層的擊穿電壓和電子遷移。在現(xiàn)有技術中，當金屬銅提供拉伸應力時PEOX氧化層提供壓縮應力。然而，金屬銅提供的應力大于PEOX氧化層提供的應力，所以，頂部金屬層將表現(xiàn)出拉伸應力。目前，通常采用增大通孔的高度來減小金屬銅應力對頂部金屬層的影響。
[0004]因此，目前急需一種制作半導體器件的方法，以解決現(xiàn)有技術中的問題。

【發(fā)明內(nèi)容】

[0005]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0006]為了解決現(xiàn)有技術中存在的問題，本發(fā)明提出了一種制作半導體器件的方法，包括:提供半導體襯底，在所述半導體襯底上形成有內(nèi)部金屬層；在所述半導體襯底上依次形成第一蝕刻停止層和第二蝕刻停止層，其中所述第一蝕刻停止層包括類金剛石介質(zhì)層；在所述第二蝕刻停止層上形成頂部介電層；在所述頂部介電層中形成溝槽和通孔；去除所述通孔底部的第一蝕刻停止層和第二蝕刻停止層，以露出部分所述內(nèi)部金屬層；在所述溝槽和通孔中形成頂部金屬層。
[0007]優(yōu)選地，所述第一蝕刻停止層為類金剛石碳層。
[0008]優(yōu)選地，所述第一蝕刻停止層具有壓應力。
[0009]優(yōu)選地，所述第一蝕刻停止層具有大于6.4G的壓應力。
[0010]優(yōu)選地，所述第一蝕刻停止層具有大于50A小于300A的厚度。
[0011]優(yōu)選地，所述第二蝕刻停止層為氮化硅層，厚度為200A-500A。
[0012]優(yōu)選地，所述頂部介電層為PEOX層。
[0013]優(yōu)選地，在所述頂部介電層中形成溝槽和通孔的步驟包括:刻蝕所述頂部介電層以形成通孔；在所述通孔中填充犧牲層；刻蝕去除部分位于所述內(nèi)部金屬層上方的所述頂部介電層以形成溝槽，所述溝槽的底部與所述犧牲層齊平；去除所述犧牲層，以露出所述第二蝕刻停止層。
[0014]優(yōu)選地，還包括在所述通孔中填充所述犧牲層之后回刻蝕去除部分的所述犧牲層的步驟。
[0015]優(yōu)選地，在形成所述通孔的同時刻蝕去除了部分的所述第二蝕刻停止層，剩余的所述第二蝕刻停止層的厚度大于100埃。
[0016]綜上所述，根據(jù)本發(fā)明的制造工藝提高了半導體器件內(nèi)部金屬層的擊穿電壓性能和時變絕緣介質(zhì)擊穿(TDDB)性能。
【附圖說明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0018]圖1A-1G為根據(jù)本發(fā)明一個實施方式制作頂層內(nèi)部金屬的各步驟所獲得的器件的剖視圖；
[0019]圖2為根據(jù)本發(fā)明一個實施方式制作頂層內(nèi)部金屬的工藝流程圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0021]為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如何現(xiàn)有技術中的問題。顯然本發(fā)明的較佳實施例詳細的描述如下，然而去除這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0022]應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0024]參照圖1A至圖1G，示出根據(jù)本發(fā)明一個方面的實施例的各個步驟的剖視圖。
[0025]如圖1A所示，提供半導體襯底(未示出)，在所述半導體襯底上形成層間介電層，半導體襯底包括前段工藝中所形成的器件結構層100，例如金屬互連結構層、銅金屬內(nèi)部層等。具體舉例為導線層形成于襯底內(nèi)，導線層是需要引出到器件表面的金屬層。優(yōu)選地，在所述半導體襯底上形成有內(nèi)部金屬層100。在所述半導體襯底上依次形成第一蝕刻停止層101和第二蝕刻停止層102，其中所述第一蝕刻停止層101包括類金剛石介質(zhì)層，在本發(fā)明一具體實施例中，所述第一蝕刻停止層101為類金剛石碳層，所述第一蝕刻停止層101具有壓應力，所述第一蝕刻停止101具有大于6.4G的壓應力，所述第一蝕刻停止層101的厚度為50埃至300埃。所述第二蝕刻停止層102可包括一介電材料,如含娃材料、含氮材料、含碳材料、或相似物。蝕刻停止層可包括數(shù)種蝕刻停止材料中的任意一種。非限制性示例包括半導體蝕刻停止材料、半導體蝕刻停止材料和介電蝕刻停止材料，在本發(fā)明中所述第二蝕刻停止層102的材料優(yōu)選氮化硅，厚度為200A-500A。然后，在第二蝕刻停止層102上形成頂部介電層103，所述頂部介電層優(yōu)選為為PEOX層，形成所述頂部介電層的工藝是本領域技術人員熟知的，在此就不詳細描述。
[0026]如圖1B所示，刻蝕所述所述頂部介電層103和第二蝕刻停止層102，以在所述頂部介電層103和第二蝕刻停止層102中形成通孔104，在本發(fā)明一具體實施例中，通孔104位于半導體襯底上內(nèi)部銅金屬層的正上方?？梢圆捎酶煞涛g半導體襯底，傳統(tǒng)干刻蝕工藝，例如反應離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合?？梢允褂脝我坏目涛g方法，或者也可以使用多于一個的刻蝕方法?？涛g氣體包括HBr、Cl2, CH2F2,O2的一種或者幾種氣體,和一些添加氣體如氮氣、氬氣。所述刻蝕氣體的流量范圍可為O?150立方厘米/分鐘(sccm)，反應室內(nèi)壓力可為3?50毫托(mTorr)，在射頻功率為600W?1500W的條件下進行等離子體刻蝕。其中，在刻蝕形成通孔104之后，剩余的第二蝕刻停止層102的厚度大于100埃。
[0027]接著，如圖1C所示，在所述通孔104中填充底部抗反射涂層(BARC)作為犧牲層，填充形成的底部抗反射涂層的頂部和頂部介電層103的頂部齊平。底部抗反