一種全包圍柵結(jié)構(gòu)的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種全包圍柵結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002] 半導(dǎo)體集成電路（IC)工業(yè)經(jīng)歷了迅速的發(fā)展。在IC的發(fā)展過程中，通常增大了 功能密度（即每個芯片區(qū)域的互連器件的數(shù)量），而減小了幾何尺寸（即使用制造工藝可以 制造的最小器件或互連線）。這種按比例縮小的工藝優(yōu)點(diǎn)在于提高了生產(chǎn)效率并且降低了 相關(guān)費(fèi)用。同時，這種按比例縮小的工藝也增加了處理和制造 IC的復(fù)雜性。
[0003] 在尋求更高的器件密度、更高的性能以及更低的費(fèi)用的過程中，隨著集成電路工 藝持續(xù)發(fā)展到納米技術(shù)工藝節(jié)點(diǎn)，一些制造廠商已經(jīng)開始考慮如何從平面CMOS晶體管向 三維鰭式場效應(yīng)管（FinFET)器件結(jié)構(gòu)的過渡問題。與平面晶體管相比，F(xiàn)inFET器件由于改 進(jìn)了對溝道的控制，從而減小了短溝道效應(yīng)。制造和設(shè)計中的挑戰(zhàn)推動了 FinFET器件的發(fā) 展。目前，F(xiàn)inFET已出現(xiàn)在20nm技術(shù)代的應(yīng)用中。盡管現(xiàn)有的FinFET器件以及制造 FinFET 器件的方法已大體上滿足了其預(yù)期目的，但并不是在所有方面都能夠完全令人滿意。
[0004] FinFET器件是一種多柵MOS器件。按照柵極數(shù)目的不同，可以將FinFET劃分為 雙柵FinFET、三柵FinFET以及可四面控制的全包圍柵（Gate-all-around)FinFET。其中， 雙柵FinFET具有兩個柵極，分別位于鰭體（Fin)的兩側(cè)，可以分別獨(dú)立控制鰭體的溝道電 流。在實(shí)際應(yīng)用中，雙柵FinFET常用于要求具有低漏電流的核心邏輯電路。三柵FinFET 具有三個柵極，鰭體的兩側(cè)面各有一個柵極，另外一個柵極在鰭體的頂部。柵極及Fin (鰭） 通過其下方的絕緣層與襯底相隔離。三柵FinFET的Fin結(jié)構(gòu)有的是在SOI (Silicon On Insulator，絕緣體上娃）上形成的，有的是直接從娃襯底上直接得到。三柵FinFET的好處 是，由于鰭體的三個側(cè)面都受到柵極的控制，所以比傳統(tǒng)的MOS結(jié)構(gòu)能更好地控制有源區(qū) 中的載流子，提供更大的驅(qū)動電流，因而提高了器件性能。目前廣泛應(yīng)用的FinFET器件，基 本上是三面控制的三柵FinFET。
[0005] 隨著對器件性能不斷提出的更高要求，催生了四面控制的全包圍柵結(jié)構(gòu) (Gate-all-around，請參考圖1所示）。具有全包圍柵極（Gate-all-around)結(jié)構(gòu)的半導(dǎo)體 器件擁有有效地限制短溝道效應(yīng)（Short channel effect)的特殊性能，正是業(yè)界在遵循摩 爾定律不斷縮小器件尺寸的革新中所極其渴望的。全包圍柵極結(jié)構(gòu)中的薄硅膜構(gòu)成的器件 溝道被器件的柵極包圍環(huán)繞，而且僅被柵極控制。除此之外，漏場的影響也被移除，所以器 件的短溝道效應(yīng)被有效限制。由于構(gòu)成器件溝道的硅膜與底部襯底之間最終需要懸空，因 此全包圍柵極器件的制造工藝也較為復(fù)雜。
[0006] 請參考圖IA和1B，現(xiàn)有技術(shù)中一種全包圍柵極結(jié)構(gòu)的形成方法，包括：
[0007] 首先，如圖IA所示，在一半導(dǎo)體襯底形成氧化層和硅層，并刻蝕氧化層和硅層，以 形成溝道區(qū)鰭體以及溝道區(qū)氧化層；
[0008] 接著，如圖IB所示，移除溝道區(qū)氧化層，使得剩余的溝道區(qū)鰭體懸空于半導(dǎo)體襯 底上方；
[0009] 然后，形成全包圍懸空的溝道區(qū)鰭體的全包圍柵極結(jié)構(gòu)。
[0010] 然而，上述現(xiàn)有全包圍柵極結(jié)構(gòu)形成工藝中，工藝較為復(fù)雜，必須借助多層掩模和 光刻膠，而且移除溝道區(qū)氧化層時，對溝道區(qū)鰭體的影響較大，會使其缺陷增多，容易導(dǎo)致 器件失效，載流子也會受到應(yīng)力過大的影響。
[0011] 因此，如何提供一種工藝簡單、可靠、低成本的全包圍柵極結(jié)構(gòu)的制造方法，并保 證器件性能，是本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題之一。

【發(fā)明內(nèi)容】

[0012] 本發(fā)明的目的在于提供一種全包圍柵結(jié)構(gòu)的制造方法，能夠簡化工藝，降低成本， 同時能夠降低懸空溝道的缺陷。
[0013] 為解決上述問題，本發(fā)明提出一種全包圍柵結(jié)構(gòu)的制造方法，包括以下步驟：
[0014] 提供形成有鰭體的半導(dǎo)體襯底，所述鰭體中形成溝道區(qū)，在所述半導(dǎo)體襯底表面 形成與鰭體頂部齊平的層間介質(zhì)層；
[0015] 第一次回刻蝕所述層間介質(zhì)層，以暴露出一定高度的溝道區(qū)鰭體；
[0016] 形成包圍暴露出的溝道區(qū)鰭體的頂部和側(cè)壁表面的三包圍保護(hù)層，所述三包圍保 護(hù)層僅覆蓋在鰭體周圍部分層間介質(zhì)層表面上，且刻蝕比與溝道區(qū)鰭體和層間介質(zhì)層均不 同；
[0017] 第二次回刻蝕所述層間介質(zhì)層，以再次暴露出一定高度的溝道區(qū)鰭體；
[0018] 對所述再次暴露出的溝道區(qū)鰭體進(jìn)行刻蝕，使三包圍保護(hù)層包圍的溝道區(qū)鰭體完 全懸空或者部分懸空，以獲得懸空溝道；
[0019] 形成全包圍懸空溝道暴露表面的全包圍柵極結(jié)構(gòu)。
[0020] 進(jìn)一步的，所述層間介質(zhì)層為氧化娃、氮化娃或者氮氧化娃。
[0021] 進(jìn)一步的，第一次回刻蝕所述層間介質(zhì)層的深度不小于5nm。
[0022] 進(jìn)一步的，所述三包圍保護(hù)層為鍺硅層或者碳硅層，采用外延生長工藝形成。
[0023] 進(jìn)一步的，所述三包圍保護(hù)層的厚度不小于l〇A。
[0024] 進(jìn)一步的，第二次回刻蝕所述層間介質(zhì)層的深度不小于5nm。
[0025] 進(jìn)一步的，采用干法刻蝕或濕法刻蝕對所述再次暴露出的溝道區(qū)鰭體進(jìn)行刻蝕， 所述濕法刻蝕的刻蝕劑為有晶向選擇性的刻蝕劑。
[0026] 進(jìn)一步的，對所述再次暴露出的溝道區(qū)鰭體進(jìn)行刻蝕，使三包圍保護(hù)層包圍的溝 道區(qū)鰭體完全懸空或者部分懸空之后，去除所述三包圍保護(hù)層，以獲得懸空溝道。
[0027] 對所述再次暴露出的溝道區(qū)鰭體進(jìn)行刻蝕后，使三包圍保護(hù)層包圍的溝道區(qū)鰭體 底部的多個區(qū)域懸空，以獲得多個懸空溝道。
[0028] 進(jìn)一步的，提供形成有鰭體的半導(dǎo)體襯底的步驟包括：
[0029] 提供娃基底，刻蝕娃基底以形成立于基底表面的鑛體；
[0030] 對所述鰭體分別進(jìn)行源區(qū)離子摻雜、漏區(qū)離子摻雜以及溝道區(qū)離子摻雜，以形成 源區(qū)、漏區(qū)以及溝道區(qū)。
[0031 ] 與現(xiàn)有技術(shù)相比，本發(fā)明提供的全包圍柵極結(jié)構(gòu)的制造方法，先形成與鰭體頂部 齊平的層間介質(zhì)層，在第一次回刻蝕層間介質(zhì)層后，形成了刻蝕比不同的三包圍保護(hù)層來 對暴露出的溝道區(qū)鰭體進(jìn)行三包圍保護(hù)，在第二次回刻蝕層間介質(zhì)層后，對再次暴露的溝 道區(qū)鰭體進(jìn)行刻蝕以使得三包圍保護(hù)層保護(hù)的溝道區(qū)鰭體懸空，進(jìn)而獲得全包圍柵極結(jié) 構(gòu)。在用于懸空的刻蝕過程中，三包圍保護(hù)層很好地保護(hù)了待懸空的溝道區(qū)鰭體的三個表 面，避免了懸空溝道表面不必要的缺陷產(chǎn)生，因此本發(fā)明的技術(shù)方案工藝簡單、可靠，成本 低，能夠提尚器件性能。
【附圖說明】
[0032] 圖IA至IB是現(xiàn)有技術(shù)中形成全包圍柵極結(jié)構(gòu)方法的器件剖面結(jié)構(gòu)示意圖；
[0033] 圖2是本發(fā)明具體實(shí)施例的全包圍柵極結(jié)構(gòu)的制造方法流程圖；
[0034] 圖3A至3F是圖2所示方法中的器件剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0035] 為使本發(fā)明的目的、特征更明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】作 進(jìn)一步的說明，然而，本發(fā)明可以用不同的形式實(shí)現(xiàn)，不應(yīng)只是局限在所述的實(shí)施例。
[0036] 本發(fā)明提出一種全包圍柵結(jié)構(gòu)的制造方法，包括以下步驟：
[0037] S1，提供形成有鰭體的半導(dǎo)體襯底，所述鰭體中形成溝道區(qū)，在所述半導(dǎo)體襯底表 面形成與鰭體頂部齊平的層間介質(zhì)層；
[0038] S2,第一次回刻蝕所述層間介質(zhì)層，以暴露出一定高度的溝道區(qū)鰭體；
[0039] S3，形成包圍暴露出的溝道區(qū)鰭體的頂部和側(cè)壁表面的三包圍保護(hù)層，所述三包 圍保護(hù)層僅覆蓋在鰭體周圍部分層間介質(zhì)層表面上，且刻蝕比與溝道區(qū)鰭體和層間介質(zhì)層 均不同；
[0040] S4,第二次回刻蝕所述層間介質(zhì)層，以再次暴露出一定高度的溝道區(qū)鰭體；
[0041 ] S5，對所述再次暴露出的溝道區(qū)鰭體進(jìn)行刻蝕，使三包圍保護(hù)層包圍的溝道區(qū)鰭 體完全懸空或者部分懸空，以獲得懸空溝道；
[0042] S6,形成全包圍懸空溝道暴露表面的全包圍柵極結(jié)構(gòu)。
[0043] 請參考圖3A，在步驟Sl中提供的半導(dǎo)體襯底300可以為體娃襯底、絕緣體上娃 (SOI)襯底、鍺硅襯底等，請采用光刻工藝，進(jìn)行光刻膠的涂布、曝光和顯影，對所述半導(dǎo)體 襯底300頂層的硅層進(jìn)行圖形化，并刻蝕形成鰭體（Fin) 301結(jié)構(gòu)，形狀可加工成條狀、帶狀 或矩形塊狀，所述鰭體的高度為IOnm~lOOOnm，寬度為5nm~50nm。進(jìn)一步的，對鰭體301 的硅進(jìn)行源區(qū)離子摻雜、漏區(qū)離子摻雜以及溝道區(qū)離子摻雜，以在鰭體中形成源區(qū)、漏區(qū)以 及位于源漏區(qū)之間的溝道區(qū)，此外，還可以僅僅對鰭體進(jìn)行溝道區(qū)離子摻雜，形成溝道區(qū)， 此種器件的源/漏區(qū)形成在鰭體兩側(cè)的半導(dǎo)體襯底300中。由于待形成的全包圍柵極結(jié)構(gòu) 是形成在鰭體的溝道區(qū)位置，以下為了描述方便，對鰭體的溝道區(qū)稱為"溝道區(qū)鰭體"。
[0044] 請繼續(xù)參考3A，在步驟Sl中，先采用化學(xué)氣相沉積工藝在包含鰭體的整個半導(dǎo)體 襯底表面上形成層