一種新型的電感結(jié)構(gòu)及實現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路的電感，尤其涉及射頻集成電路電感結(jié)構(gòu)。
【背景技術(shù)】
[0002]20世紀(jì)90年代以來，無線通信系統(tǒng)的集成度越來越高，人們普遍采用硅工藝制作單片射頻集成電路。電感是射頻芯片上的重要元件，其品質(zhì)因數(shù)直接決定了芯片的整體性能。采用CMOS標(biāo)準(zhǔn)工藝將電感集成于硅集成電路，可以很容易地實現(xiàn)射頻無源器件與CMOS電路的兼容，但由于硅襯底的寄生效應(yīng)，盡管采用了很多的CMOS工藝相關(guān)改善技術(shù)，如PGS襯底屏蔽技術(shù)、PN結(jié)襯底隔離技術(shù)等，得到的電感值和品質(zhì)因數(shù)均非常有限，往往只是較小程度改善低頻帶范圍的性能，不利于系統(tǒng)整體性能的提高。
[0003]微機(jī)械(MEMS)技術(shù)的發(fā)展為硅射頻集成電路提供了新的解決方案，已經(jīng)成為射頻電路和器件研究的一個重要領(lǐng)域。由于采用犧牲層、深刻蝕等工藝，硅微機(jī)械平面螺旋電感可以有效控制集成電路中的各種寄生效應(yīng)，明顯提高電感的性能，人們已經(jīng)研制出不同結(jié)構(gòu)、不同制作方法的微機(jī)械電感。
[0004]電感的性能主要用品質(zhì)因數(shù)()和諧振頻率()來衡量，降低電感寄生電容能夠提高電感的和，由于目前用CMOS標(biāo)準(zhǔn)工藝制作出的電感寄生電容較大，導(dǎo)致其高頻性能需要進(jìn)一步提聞。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供射頻集成電路電感結(jié)構(gòu)，以提高射頻集成電路電感的高頻性能，同時也提高其低頻性能，構(gòu)成寬頻帶優(yōu)化的高性能電感。
[0006]本發(fā)明所提供的射頻集成電路電感結(jié)構(gòu)包括襯底及位于襯底上的多個介質(zhì)層，還包括多層金屬互連結(jié)構(gòu)和一個懸浮結(jié)構(gòu)；其中懸浮結(jié)構(gòu)是依據(jù)金屬螺旋形狀在其螺旋面中間部位進(jìn)行刻蝕各介質(zhì)層和硅襯底而形成的結(jié)構(gòu)。
[0007]可選的，所述懸浮結(jié)構(gòu)還依據(jù)金屬螺旋形狀在其螺旋面外圍進(jìn)行刻蝕各介質(zhì)層和硅襯底形成。
[0008]可選的，所述多層金屬互連線結(jié)構(gòu)金屬互連線的連接方式為并聯(lián)方式或串并聯(lián)結(jié)合的形式。
[0009]由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
1、懸浮結(jié)構(gòu)是刻蝕硅襯底而形成的結(jié)構(gòu)，這樣就減小了寄生電容的影響，擴(kuò)展了電感的工作頻帶，以及大幅度提高了在高頻帶范圍內(nèi)的性能。
[0010]2、金屬互連結(jié)構(gòu)通過插塞采用多層金屬并聯(lián)或串并聯(lián)結(jié)合形式構(gòu)成，這樣就可以在低頻帶范圍改善電感性能。
【附圖說明】
[0011]圖1所繪示為本發(fā)明的一實施例的電感結(jié)構(gòu)的俯視圖。
[0012]圖2所繪示為沿著圖1中的A-A’剖面線的剖面圖。
[0013]圖3所繪示為圖1的電感結(jié)構(gòu)的頂層金屬的俯視圖。
[0014]圖4所繪示為圖1的電感結(jié)構(gòu)的除頂層金屬外的各下層金屬的俯視圖。
[0015]圖5所繪示為本發(fā)明的另一實施例的電感結(jié)構(gòu)(差分結(jié)構(gòu))的頂層金屬的俯視圖。
[0016]圖6所繪示為本發(fā)明的另一實施例的電感結(jié)構(gòu)(差分結(jié)構(gòu))的除頂層金屬外的各下層金屬的俯視圖。
[0017]主要元件符號說明
101、201、201a、201b、201c ?螺旋導(dǎo)線;100 ?襯底;102、104、106、108、204、206、208 ?介質(zhì)層;103、103a、103b、103c、105、105a、105b、105c、107、109、lll、113、203、203a、203b、203c、205、205a、205b、205c、211、213 ?導(dǎo)電層；115、115a、115b、115c、117、117a、117b、117c、119、121、215、215a、215b、215c、217、217a、217b、217c ?導(dǎo)電插塞群。
【具體實施方式】
[0018]本發(fā)明的目的是為克服已有技術(shù)的不足之處(即CMOS技術(shù)對電感在高頻帶改善能力不足)，提出一種寬頻帶范圍優(yōu)化性能的片上電感結(jié)構(gòu)，即采用微機(jī)械體加工技術(shù)在硅襯底上形成多層金屬互連線懸浮結(jié)構(gòu)，可制作出與CMOS工藝完全兼容同時保證電路性能的片上電感。本實施例中電感具體包括一個多層金屬互連結(jié)構(gòu)和一個懸浮結(jié)構(gòu)。各金屬層螺旋導(dǎo)線分別位于對應(yīng)介質(zhì)層間，其互連結(jié)構(gòu)通過插塞采用多層金屬并聯(lián)或串并聯(lián)結(jié)合形式構(gòu)成。懸浮結(jié)構(gòu)是依據(jù)金屬螺旋形狀在其螺旋面中間和外圍兩個部位(或僅中間部位)進(jìn)行各向異性刻蝕各介質(zhì)層和各向同性刻蝕硅襯底而形成的結(jié)構(gòu)。
[0019]下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細(xì)的說明。
[0020]圖1是采用CMOS兼容MEMS深刻蝕工藝進(jìn)行寬頻帶優(yōu)化性能的多層金屬互連線懸浮電感元件的平面示意圖，而圖2是沿圖1中A-A’線的剖面示意圖。
[0021]在圖2中，多層金屬互連線懸浮電感元件包括鑲嵌于對應(yīng)介質(zhì)層中的多層金屬互連結(jié)構(gòu)和懸浮結(jié)構(gòu)，其中介質(zhì)層以雙端固支梁形式懸浮于襯底100上。
[0022]襯底100中可包含各種不同的元件，例如MOS晶體管、MOS變?nèi)莨堋㈦娮杓捌渌Ｒ姷陌雽?dǎo)體元件。此處為了簡化圖式，僅以一局部襯底表示。在本實施例中，各介質(zhì)層包括依序設(shè)置于襯底100上的介質(zhì)層102、104、106和108。介質(zhì)層102、104、106和108可包括氧化硅層、氮化硅層或其他低K介質(zhì)層。
[0023]螺旋導(dǎo)線101鑲嵌于介質(zhì)層108內(nèi)，具有多數(shù)匝，例如3.5匝。螺旋導(dǎo)線101的螺旋形狀可為方形、六角形、八角形、圓形等。此處以圓形作為范例說明?；ミB結(jié)構(gòu)位于螺旋導(dǎo)線101下方的介質(zhì)層104和106內(nèi)且連接到螺旋導(dǎo)線101和導(dǎo)電層113，其包括多數(shù)導(dǎo)電層 103、103a、103b、103c、105、105a、105b、105c、107 和 109 以及多數(shù)導(dǎo)電插塞群 115、115a、115b、115c、117、117a、117b、117c、119 和 121。導(dǎo)電層 103、103a、103b、103c 和 107 設(shè)置于介質(zhì)層106內(nèi)，而導(dǎo)電層105、105a、105b、105c和109設(shè)置于介質(zhì)層104內(nèi)。導(dǎo)電層103、103a、103b、103c和107與導(dǎo)電層105、105a、105b、105c和109彼此重疊且分開。導(dǎo)電插塞群 115、115a、115b、115c 和 121 設(shè)置于導(dǎo)電層 103、103a、103b、103c、107 與螺旋導(dǎo)線 101、導(dǎo)電層113之間，而導(dǎo)電插塞群117、117a、117b、117c和119設(shè)置于導(dǎo)電層103、103a、103b、103c、107與導(dǎo)電層105、105a、105b、105c、109之間，以電性連接螺旋導(dǎo)線101、導(dǎo)電層113、103、103a、103b、103c、105、105a、105b、105c、107和109。所有金屬層和插塞群的材料可包括銅、鋁或其合金。螺旋導(dǎo)線101和導(dǎo)電層111、113的厚度大于導(dǎo)電層103、103a、103b、103c、105、105a、105b、105c、107、109的任意一層，而各金屬層的線寬一致。螺旋導(dǎo)線101、導(dǎo)電層 111、113 和介質(zhì)層 108，如圖 3 所示。導(dǎo)電層 103、103a、103b、103c、105、105a、105b、105c、107、109和介質(zhì)層104、106，如圖4所示。
[0024]在圖1所示中，介質(zhì)層的懸浮結(jié)構(gòu)經(jīng)定位而刻蝕形成，其中空位置邊緣與螺旋導(dǎo)線101最內(nèi)圈內(nèi)邊緣的間距5um，外圍位置邊緣與螺旋導(dǎo)線101最外圈外邊緣的間距同樣5um，懸浮的介質(zhì)層兩端的固支梁長度30um，方便對介質(zhì)層和襯底進(jìn)行刻蝕，固支梁寬度40um,以抵制懸浮結(jié)構(gòu)的斷裂和保持其機(jī)械穩(wěn)定性。這些規(guī)格依據(jù)工藝水平和器件可靠性考量而確定。對襯底的深刻蝕主要采用各向同性刻蝕技術(shù)，刻蝕深度以保證器件性能和可靠性滿足要求為前提。
[0025]在上述實施例中，多層金屬并聯(lián)結(jié)構(gòu)的作用在于減少螺旋導(dǎo)線101的導(dǎo)體損耗，在不增加螺旋導(dǎo)線101的厚度情況下提升電感元件在低頻帶的品質(zhì)因數(shù)。而懸浮結(jié)構(gòu)采用MEMS襯底深刻蝕技術(shù)，大幅度降低電感的寄生電容，極大地提升了諧振頻率，以及高頻帶的品質(zhì)因數(shù)，這樣就達(dá)到了在寬頻帶范圍內(nèi)以較低成本采用MEMS技術(shù)優(yōu)化片上電感性能。
[0026]圖5和圖6分別是本發(fā)明的另一實施例的電感結(jié)構(gòu)(差分結(jié)構(gòu))的頂層金屬及各下層金屬的俯視圖。導(dǎo)電層203、203a、203b、203c和205、205a、205b、205c之間通過導(dǎo)電插塞群 217、217a、217b、217c 電性并聯(lián)連接，導(dǎo)電層 203、203a、203b、203c 和 205、205a、205b、205c彼此重疊且分開。而螺旋導(dǎo)線201、201a、201b、201c與導(dǎo)電層203、203a、203b、203c之間也通過導(dǎo)電插塞群215、215a、215b、215c電性并聯(lián)連接，其與前述的電性連接不同的部分在于沒有重疊但有部分交叉的部位沒有導(dǎo)電插塞群進(jìn)行電性連接。該實施例與前一實施例一樣可實現(xiàn)寬頻帶優(yōu)化性能的片上電感。
[0027]雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項】
1.一種射頻集成電路電感結(jié)構(gòu)，包括:襯底、金屬螺旋電感、位于襯底上的多層介質(zhì)層，其特征在于，還包括多層金屬互連結(jié)構(gòu)和一個懸浮結(jié)構(gòu)；其中懸浮結(jié)構(gòu)是依據(jù)金屬螺旋形狀在其螺旋面中間部位進(jìn)行刻蝕各介質(zhì)層和硅襯底而形成的結(jié)構(gòu)。2.如權(quán)利要求1所述的結(jié)構(gòu)，所述懸浮結(jié)構(gòu)還依據(jù)金屬螺旋形狀在其螺旋面外圍進(jìn)行刻蝕各介質(zhì)層和硅襯底形成。3.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述刻蝕工藝為深刻蝕工藝；所述規(guī)格和工藝類型依據(jù)工藝水平和器件可靠性決定。4.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述多層金屬互連結(jié)構(gòu)的金屬互連線連接方式為并聯(lián)方式。5.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述多層金屬互連結(jié)構(gòu)的金屬互連線連接方式為串并聯(lián)結(jié)合的形式。6.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述電感螺旋線的螺旋形狀為方形、六角形、八角形或圓形等。7.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述刻蝕的深度保持在預(yù)定范圍內(nèi)，所述預(yù)定范圍根據(jù)器件性能與可靠性確定。
【專利摘要】本發(fā)明是關(guān)于一種優(yōu)化的射頻集成電路電感結(jié)構(gòu)，具體為一種采用CMOS兼容MEMS工藝優(yōu)化片上平面螺旋電感性能的結(jié)構(gòu)。其包括：多層金屬互連結(jié)構(gòu)和懸浮結(jié)構(gòu)。各金屬層螺旋導(dǎo)線分別位于對應(yīng)介質(zhì)層間，其互連結(jié)構(gòu)通過插塞采用多層金屬并聯(lián)（或串并聯(lián)）形式構(gòu)成，這樣就可以在低頻帶范圍改善電感性能。懸浮結(jié)構(gòu)是依據(jù)金屬螺旋形狀在其螺旋面中間和外圍兩個部位（或僅中間部位）進(jìn)行刻蝕各介質(zhì)層和硅襯底而形成的結(jié)構(gòu)，這樣就減小了寄生電容的影響，擴(kuò)展了電感的工作頻帶，以及大幅度提高了在高頻帶范圍內(nèi)的性能。
【IPC分類】H01L23/64, H01L23/528
【公開號】CN105097788
【申請?zhí)枴緾N201410216645
【發(fā)明人】張炯, 賈孟軍, 吳文政, 徐帆, 程玉華
【申請人】上海北京大學(xué)微電子研究院
【公開日】2015年11月25日
【申請日】2014年5月22日