用于存儲(chǔ)器件的結(jié)構(gòu)、器件和方法
【專利說明】用于存儲(chǔ)器件的結(jié)構(gòu)、器件和方法
[0001]優(yōu)先權(quán)要求和交叉引用
[0002]本發(fā)明要求于2014年5月5日提交的美國臨時(shí)專利申請(qǐng)第61/988，339號(hào)的優(yōu)先權(quán)和權(quán)益，其全部?jī)?nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明中描述的技術(shù)總體涉及半導(dǎo)體器件，更具體地，涉及半導(dǎo)體器件的制造。
【背景技術(shù)】
[0004]靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件用于需要速度高、功耗低和操作簡(jiǎn)單的各種應(yīng)用中。SRAM器件通常包括多個(gè)存儲(chǔ)單元，并且每個(gè)單元都可以包含多個(gè)部件，諸如晶體管、晶體管的有源區(qū)、導(dǎo)線(例如，字線、位線)、層間連接結(jié)構(gòu)(例如，通孔)和接觸件。SRAM單元通常包含一對(duì)布置為用于存儲(chǔ)數(shù)據(jù)的鎖存單元的反相器。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個(gè)方面，提供了一種用于制造存儲(chǔ)器件的結(jié)構(gòu)，該結(jié)構(gòu)包括:第一導(dǎo)線，設(shè)置在第一導(dǎo)電層中；第一著陸臺(tái)，設(shè)置在第一導(dǎo)電層中并且與設(shè)置在第二導(dǎo)電層中的第二導(dǎo)線相關(guān)；以及第二著陸臺(tái)，設(shè)置在第一導(dǎo)電層中并且與設(shè)置在第三導(dǎo)電層中的第三導(dǎo)線相關(guān)；其中，第二導(dǎo)電層和第三導(dǎo)電層與第一導(dǎo)電層不同。
[0006]優(yōu)選地，存儲(chǔ)器件對(duì)應(yīng)于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件；第一導(dǎo)線對(duì)應(yīng)于SRAM器件的寫入字線；第二導(dǎo)線對(duì)應(yīng)于SRAM器件的第一讀取字線；以及第三導(dǎo)線對(duì)應(yīng)于SRAM器件的第二讀取字線。
[0007]優(yōu)選地，第一導(dǎo)電層與相對(duì)于襯底的第一高度相關(guān)；第二導(dǎo)電層與相對(duì)于襯底的第二高度相關(guān)；以及第二高度大于第一高度。
[0008]優(yōu)選地，第一導(dǎo)電層與相對(duì)于襯底的第一高度相關(guān)；第三導(dǎo)電層與相對(duì)于襯底的第二高度相關(guān)；以及第二高度大于第一高度。
[0009]優(yōu)選地,第一導(dǎo)線沿著第一方向延伸；第一著陸臺(tái)沿著第一方向延伸；以及第二著陸臺(tái)沿著第一方向延伸。
[0010]優(yōu)選地，第一著陸臺(tái)通過第一層間連接結(jié)構(gòu)連接至設(shè)置在第二導(dǎo)電層中的第二導(dǎo)線。
[0011]優(yōu)選地，第二著陸臺(tái)通過第二層間連接結(jié)構(gòu)連接至第二導(dǎo)電層中的第三著陸臺(tái)；以及第三著陸臺(tái)通過第三層間連接結(jié)構(gòu)連接至設(shè)置在第三導(dǎo)電層中的第三導(dǎo)線。
[0012]優(yōu)選地，第二著陸臺(tái)通過第二層間連接結(jié)構(gòu)連接至第二導(dǎo)電層中的第三著陸臺(tái)；第三著陸臺(tái)通過第三層間連接結(jié)構(gòu)連接至第四導(dǎo)電層中的第四著陸臺(tái)；以及第四著陸臺(tái)通過第四層間連接結(jié)構(gòu)連接至第三導(dǎo)電層中的第三導(dǎo)線。
[0013]優(yōu)選地，第一著陸臺(tái)和第二著陸臺(tái)設(shè)置在第一導(dǎo)線的相同側(cè)上。
[0014]優(yōu)選地，第一著陸臺(tái)和第二著陸臺(tái)沿著相同的導(dǎo)電軌跡設(shè)置。
[0015]根據(jù)本發(fā)明的另一方面，提供了一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件，包括:第一字線，設(shè)置在第一導(dǎo)電層中；第二字線，設(shè)置在第二導(dǎo)電層中并且與設(shè)置在第一導(dǎo)電層中的第一著陸臺(tái)相關(guān)；以及第三字線，設(shè)置在第三導(dǎo)電層中并且與設(shè)置在第一導(dǎo)電層中第二著陸臺(tái)相關(guān)；其中，第二導(dǎo)電層和第三導(dǎo)電層與第一導(dǎo)電層不同。
[0016]優(yōu)選地，第一字線對(duì)應(yīng)于寫入字線；第二字線對(duì)應(yīng)于第一讀取字線；以及第三字線對(duì)應(yīng)于第二讀取字線。
[0017]優(yōu)選地，第一導(dǎo)電層與相對(duì)于襯底的第一高度相關(guān)；第二導(dǎo)電層與相對(duì)于襯底的第二高度相關(guān)；以及第二高度大于第一高度。
[0018]優(yōu)選地，第一導(dǎo)電層與相對(duì)于襯底的第一高度相關(guān)；第三導(dǎo)電層與相對(duì)于襯底的第二高度相關(guān)；以及第二高度大于第一高度。
[0019]優(yōu)選地,第一字線沿著第一方向延伸；第一著陸臺(tái)沿著第一方向延伸；以及第二著陸臺(tái)沿著第一方向延伸。
[0020]優(yōu)選地，第一著陸臺(tái)通過第一層間連接結(jié)構(gòu)連接至設(shè)置在第二導(dǎo)電層中的第二字線。
[0021]優(yōu)選地，第二著陸臺(tái)通過第二層間連接結(jié)構(gòu)連接至第二導(dǎo)電層中的第三著陸臺(tái)；以及第三著陸臺(tái)通過第三層間連接結(jié)構(gòu)連接至設(shè)置在第三導(dǎo)電層中的第三字線。
[0022]優(yōu)選地，第二著陸臺(tái)通過第二層間連接結(jié)構(gòu)連接至第二導(dǎo)電層中的第三著陸臺(tái)；第三著陸臺(tái)通過第三層間連接結(jié)構(gòu)連接至第四導(dǎo)電層中的第四著陸臺(tái)；以及第四著陸臺(tái)通過第四層間連接結(jié)構(gòu)連接至第三導(dǎo)電層中的第三字線。
[0023]優(yōu)選地，第一著陸臺(tái)和第二著陸臺(tái)設(shè)置在第一字線的相同側(cè)上
[0024]根據(jù)本發(fā)明的又一方面，提供了一種制造存儲(chǔ)器件的方法，該方法包括:在第一導(dǎo)電層中形成第一導(dǎo)線、第一著陸臺(tái)和第二著陸臺(tái)；形成一個(gè)或多個(gè)第一層間連接結(jié)構(gòu)以將第一著陸臺(tái)連接至第二導(dǎo)電層中的第二導(dǎo)線；以及形成一個(gè)或多個(gè)第二層間連接結(jié)構(gòu)以將第二著陸臺(tái)連接至第三導(dǎo)電層中的第三導(dǎo)線；其中，第二導(dǎo)電層和第三導(dǎo)電層與第一導(dǎo)電層不同。
【附圖說明】
[0025]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。
[0026]圖1示出了根據(jù)一些實(shí)施例的十晶體管(1-T)SRAM單元的示例圖。
[0027]圖2示出了根據(jù)一些實(shí)施例的如圖1中所示的SRAM單元的示例前段制程(FEOL)布局圖。
[0028]圖3⑷和圖3(B)示出了根據(jù)一些實(shí)施例的與如圖1所示的SRAM單元相關(guān)的示例后段制程(BEOL)布局圖。
[0029]圖4(A)和圖4(B)示出了根據(jù)一些實(shí)施例的與如圖1所示的SRAM單元相關(guān)的另一示例后段制程(BEOL)布局圖。
[0030]圖5(A)和圖5(B)示出了根據(jù)一些實(shí)施例的示出與如圖4(B)所示的布局圖相關(guān)的截面圖的示例圖。
[0031]圖6(A)和圖6(B)示出了根據(jù)一些實(shí)施例的與如圖4(A)和圖4(B)所示的布局圖相關(guān)的示例后段制程(BEOL)布局圖。
[0032]圖7 (A)和圖7 (B)示出了根據(jù)一些實(shí)施例的與如圖4 (A)和圖4⑶所示的布局圖相關(guān)的另一示例后段制程(BEOL)布局圖。
[0033]圖8 (A)和圖8 (B)示出了根據(jù)一些實(shí)施例的與如圖4 (A)和圖4⑶所示的布局圖相關(guān)的另一示例后段制程(BEOL)布局圖。
[0034]圖9示出了根據(jù)一些實(shí)施例的用于制造存儲(chǔ)器件的示例流程圖。
【具體實(shí)施方式】
[0035]以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽瞬考筒贾玫木唧w實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0036]而且，為便于描述，在本文中可以使用諸如“在…上”、“在…中”等的空間相對(duì)術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文中使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。
[0037]隨著半導(dǎo)體器件的特征尺寸不斷縮小，在器件制造中可能出現(xiàn)各種問題。對(duì)于SRAM器件，由于存儲(chǔ)單元的尺寸變得更小，存儲(chǔ)單元中的各個(gè)部件，諸如導(dǎo)線(例如，字線、位線)、層間連接結(jié)構(gòu)(例如，通孔)和接觸件，自然就需要變得更小。然而，對(duì)于特定的單元布局，單元部件(例如，導(dǎo)線、接觸件)的尺寸減小可能會(huì)造成特定的問題，諸如，高電阻和聞奇生電名
[0038]圖1示出了根據(jù)一些實(shí)施例的十晶體管(10-T) SRAM單元的示例圖。如圖1所示，SRAM單元100包括兩個(gè)上拉晶體管102( “WPU1”)和104( “WPU2”)、兩個(gè)下拉晶體管106 ( “WPD1”)和 108 ( “WPD2”)、和兩個(gè)傳輸門晶體管 110( “WPG1”)和 112( “WPG2”)。晶體管102、104、106和108以交叉連接的反相器結(jié)構(gòu)連接。也就是，晶體管102和106形成第一反相器，而晶體管104和108形成第二反相器。傳輸門晶體管110和112的柵極端都被配置為響應(yīng)于與字線122 ( “WWL”)相關(guān)的字線信號(hào)。一對(duì)互補(bǔ)位線124 ( “WBL”)和126 ( “WBLB”)分別連接至傳輸門晶體管110和112的源極/漏極區(qū)。傳輸門晶體管110在節(jié)點(diǎn)130處連接至上拉晶體管102和下拉晶體管106，而傳輸門晶體管112在另一節(jié)點(diǎn)132處連接至上拉晶體管104和下拉晶體管108。例如，上拉晶體管102和104是P溝道晶體管，而下拉晶體管106和108是N溝道晶體管。傳輸門晶體管110和112是N溝道晶體管。
[0039]第一讀取端口 140包括讀取端口下拉晶體管142( “RPD1”)和讀取端口傳輸門晶體管144( “RPG1”)。讀取端口下拉晶體管142( “RPD1”)的柵極端連接至節(jié)點(diǎn)132。例如，晶體管142和144是N溝道晶體管。讀取字線146 (RWLl)被提供并僅用于“讀取”操作，而字線122( “WWL”)僅用于“寫入”操作。讀取位線148( “RBL1”)連接至讀取傳輸門晶體管 144 ( “RPG1”)。
[0040]第二讀取端口 150包括讀取端口下拉晶體管152( “RPD2”)和讀取端口傳輸門晶體管154( “RPG2”)。讀取端口下拉晶體管152( “RPD2”)的柵極端連接至節(jié)點(diǎn)130。例如，晶體管152和154是N溝道晶體管。讀取字線156(RWL2)被提供并僅用于“讀取”操作，而讀取位線158 ( “RBL2”)連接至讀取傳輸門晶體管154 ( “RPG2”)。
[0041 ] 圖2示出了根據(jù)一些實(shí)施例的如圖1中所示的SRAM單元的示例前段制程(FEOL)布局圖。如圖2所示，晶體管102、104、106和108互連(例如，通過金屬接觸件、接觸條或插槽接觸件)。晶體管102( “WPU1”)的源極/漏極區(qū)202通過對(duì)應(yīng)于節(jié)點(diǎn)130的導(dǎo)電結(jié)構(gòu)230連接至晶體管106 ( “WPD1”)的源極/漏極區(qū)204。晶體管104( “WPU2”)的源極/漏極區(qū)206通過對(duì)應(yīng)于節(jié)點(diǎn)132的導(dǎo)電結(jié)構(gòu)232連接至晶體管108 ( “WPD2”)的源極/漏極區(qū)208。
[0042]如圖2所示，有源區(qū)(“0D”)形成在隔離區(qū)(例如，淺溝槽隔離或LOCOS隔離)之間。例如，有源區(qū)包括延伸到半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)。在一些實(shí)施例中，摻雜有源區(qū)以形成N型區(qū)或P型區(qū)和輕摻雜的漏極區(qū)。有源區(qū)也可包含額外的注入物以形成源極區(qū)和漏極區(qū)。在某些實(shí)施例中，在半導(dǎo)體晶圓的表面區(qū)域中或在絕緣體(SOI)上方外延形成的硅層中形成有源區(qū)。
[0043]使用在介電材料(位于有源區(qū)上面)上方沉積并且經(jīng)過圖案化的導(dǎo)電材料(例如，多晶硅或金屬材料)，在位單元區(qū)域(例如，與位單元邊界290相關(guān))內(nèi)形成SRAM單元100中的各個(gè)晶體管。使用某些導(dǎo)電材料(例如，“多晶