一種芯片封裝結(jié)構(gòu)及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種芯片封裝結(jié)構(gòu)及封裝方法。
【背景技術(shù)】
[0002]半導(dǎo)體工業(yè)經(jīng)歷了快速的成長(zhǎng)，由于電子元件整合密度的改善，人們傾向于追求更小及更具有創(chuàng)造性的半導(dǎo)體芯片封裝技術(shù)。在扇出型結(jié)構(gòu)中，芯片的輸入及輸出焊盤分布于芯片所處區(qū)域外部，因此，半導(dǎo)體器件輸入、輸出焊盤的數(shù)量可以增加。
[0003]傳統(tǒng)的扇出型晶圓級(jí)封裝(Fan-out wafer level packaging,FOffLP) 一般包括如下幾個(gè)步驟:首先從晶圓切下單個(gè)微芯片，并采用標(biāo)準(zhǔn)拾放設(shè)備將芯片正面朝下粘貼到載體的粘膠層上；然后形成塑封層，將芯片嵌入塑封層內(nèi)；在塑封層固化后，去除載體及粘膠層，然后進(jìn)行再分布引線層工藝及植球回流工藝，最后進(jìn)行切割和測(cè)試。
[0004]再分布引線層(Redistribut1n Layers，RDL)是倒裝芯片組件中芯片與封裝之間的接口界面。再分布引線層是一個(gè)額外的金屬層，由核心金屬頂部走線組成，用于將裸片的I/O焊盤向外綁定到諸如凸點(diǎn)焊盤等其它位置。凸點(diǎn)通常以柵格圖案布置，每個(gè)凸點(diǎn)都澆鑄有兩個(gè)焊盤(一個(gè)在頂部，一個(gè)在底部)，它們分別連接再分布引線層和封裝基板。
[0005]隨著半導(dǎo)體芯片的輸入、輸出焊盤數(shù)量的增加，為了完成芯片與芯片之間的互連，需要更大的分布面積。更重要的是，最新的器件中通常需要一個(gè)以上的再分布引線層(RDL)，這意味著更多的分布面積是必要的，這給傳統(tǒng)的二維扇出型封裝工藝帶來了很大的挑戰(zhàn)。
[0006]先進(jìn)的包裝技術(shù)，如3D TSV (Through Silicon Via，娃通孔)，POP (Package onPackage，堆疊封裝)，3D SiP (System in Package，系統(tǒng)級(jí)封裝)可以減少封裝尺寸，實(shí)現(xiàn)單個(gè)封裝單元之間的互連，然而，其單位再分布面積仍然有待提高。
[0007]因此，如何提供一種芯片封裝結(jié)構(gòu)及封裝方法，以實(shí)現(xiàn)再分布面積的最大化，并提高封裝效率，減少生產(chǎn)成本，成為本領(lǐng)域技術(shù)人員亟待解決的一個(gè)重要技術(shù)問題。

【發(fā)明內(nèi)容】

[0008]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種芯片封裝結(jié)構(gòu)及封裝方法，用于解決現(xiàn)有技術(shù)中在進(jìn)行芯片封裝時(shí)，再分布面積有待進(jìn)一步提高的問題。
[0009]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種芯片封裝方法，包括以下步驟:
[0010]S1:提供一載體，在所述載體表面形成粘合層；
[0011]S2:在所述粘合層表面粘附至少兩個(gè)半導(dǎo)體芯片及至少一個(gè)互連結(jié)構(gòu)；所述互連結(jié)構(gòu)包括支撐體及上下貫穿所述支撐體的若干導(dǎo)電柱；
[0012]S3:在所述粘合層表面形成塑封層，其中，所述半導(dǎo)體芯片及所述互連結(jié)構(gòu)嵌于所述塑封層內(nèi)并暴露出上表面；
[0013]S4:分離所述粘合層與塑封層，以去除所述載體及粘合層；
[0014]S5:在所述塑封層上表面形成第一介質(zhì)層、下表面形成第二介質(zhì)層，并在所述第一介質(zhì)層及第二介質(zhì)層中形成若干與半導(dǎo)體芯片電性引出及所述導(dǎo)電柱所對(duì)應(yīng)的第一通孔；
[0015]S6:基于所述第一介質(zhì)層及第二介質(zhì)層對(duì)所述半導(dǎo)體芯片及所述互連結(jié)構(gòu)形成再分布引線層，實(shí)現(xiàn)芯片間互連。
[0016]可選地，于所述步驟S2中，至少有一個(gè)半導(dǎo)體芯片正面朝下粘附于所述粘合層表面，且至少有一個(gè)半導(dǎo)體芯片正面朝上粘附于所述粘合層表面。
[0017]可選地，所述導(dǎo)電柱的橫截面包括多邊形、圓形及橢圓形中的至少一種；所述支撐體的橫截面包括多邊形、圓形及橢圓形中的至少一種。
[0018]可選地，所述互連結(jié)構(gòu)中，各導(dǎo)電柱呈點(diǎn)陣排列。
[0019]可選地，所述互連結(jié)構(gòu)的形成方法包括以下步驟:
[0020](I)形成所述支撐結(jié)構(gòu)；
[0021](2)在所述支撐結(jié)構(gòu)中形成若干第二通孔；
[0022](3)在所述第二通孔中填充金屬，得到所述導(dǎo)電柱。
[0023]可選地，所述互連結(jié)構(gòu)的形成方法包括以下步驟:
[0024](I)提供一基板，在所述基板表面形成若干垂直設(shè)立的導(dǎo)電柱；
[0025](2)形成包覆所述導(dǎo)電柱的模塑材料；
[0026](3)去除所述導(dǎo)電柱上表面多余的模塑材料并移除所述基板以暴露出所述導(dǎo)電柱下表面，剩余的模塑材料構(gòu)成所述支撐件。
[0027]可選地，于所述步驟(I)中，通過電鍍法或拉絲法在所述基板表面形成所述導(dǎo)電柱。
[0028]可選地，本發(fā)明的芯片封裝方法還包括步驟S7:在所述再分布引線層表面形成凸點(diǎn)下金屬層，并在所述凸點(diǎn)下金屬層表面形成焊球凸點(diǎn)。
[0029]本發(fā)明還提供一種芯片封裝結(jié)構(gòu)，包括:
[0030]塑封層；
[0031]嵌于所述塑封層中的至少兩個(gè)半導(dǎo)體芯片及至少一個(gè)互連結(jié)構(gòu)；所述互連結(jié)構(gòu)包括支撐體及上下貫穿所述支撐體的若干導(dǎo)電柱；
[0032]形成于所述塑封層上表面的第一介質(zhì)層及下表面的第二介質(zhì)層；所述第一介質(zhì)層及第二介質(zhì)層中形成有若干與半導(dǎo)體芯片電性引出及所述導(dǎo)電柱所對(duì)應(yīng)的第一通孔；
[0033]由填充于所述第一通孔內(nèi)的導(dǎo)電金屬及分布于所述第一介質(zhì)層及第二介質(zhì)層表面的金屬線路構(gòu)成的再分布引線層。
[0034]可選地，所述芯片封裝結(jié)構(gòu)中，至少有一個(gè)芯片正面朝上設(shè)置，且至少有一個(gè)半導(dǎo)體芯片正面朝下設(shè)置。
[0035]如上所述，本發(fā)明的芯片封裝結(jié)構(gòu)及封裝方法，具有以下有益效果:本發(fā)明通過在封裝過程中加入互連結(jié)構(gòu)，可以有效增加再分布面積。通過所述互連結(jié)構(gòu)的幫助，再分布面積不局限于半導(dǎo)體芯片正面(焊盤暴露的一面)，還可以擴(kuò)展到半導(dǎo)體芯片背面。更重要的是，在封裝過程中，不一定全部的半導(dǎo)體芯片都需要正面朝上或正面朝下，即可以部分半導(dǎo)體芯片正面朝上、部分半導(dǎo)體芯片正面朝下設(shè)置。通過本發(fā)明的芯片封裝方法，再分布面積可以得到最大化，實(shí)現(xiàn)芯片與芯片之間的互連，并有效節(jié)約生產(chǎn)成本。
【附圖說明】
[0036]圖1顯示為本發(fā)明的芯片封裝方法的工藝流程圖。
[0037]圖2顯示為本發(fā)明的芯片封裝方法在載體表面形成粘合層的示意圖。
[0038]圖3顯示為本發(fā)明的芯片封裝方法在所述粘合層表面粘附至少兩個(gè)半導(dǎo)體芯片及至少一個(gè)互連結(jié)構(gòu)的示意圖。
[0039]圖4?圖7顯示為所述互連結(jié)構(gòu)的幾種橫截面示意圖。
[0040]圖8?圖10顯示為所述互連結(jié)構(gòu)的一種形成方法的示意圖。
[0041]圖11?圖12顯示為所述互連結(jié)構(gòu)的一種形成方法的示意圖。
[0042]圖13顯示為本發(fā)明的芯片封裝方法在所述粘合層表面形成塑封層的示意圖。
[0043]圖14顯示為本發(fā)明的芯片封裝方法去除所述載體及粘合層的示意圖。
[0044]圖15顯示為本發(fā)明的芯片封裝方法在所述塑封層上表面形成第一介質(zhì)層、下表面形成第二介質(zhì)層，并在所述第一介質(zhì)層及第二介質(zhì)層中形成若干與半導(dǎo)體芯片電性引出及所述導(dǎo)電柱所對(duì)應(yīng)的第一通孔的示意圖。
[0045]圖16顯示為本發(fā)明的芯片封裝方法基于所述第一介質(zhì)層及第二介質(zhì)層對(duì)所述半導(dǎo)體芯片