一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子
目-Ο
【背景技術(shù)】
[0002]在消費(fèi)電子領(lǐng)域，多功能設(shè)備日益受到消費(fèi)者的喜愛，相比于功能簡單的設(shè)備，多功能設(shè)備制作過程將更加復(fù)雜，比如需要在電路版圖上集成多個不同功能的芯片，因而出現(xiàn)了 3D集成電路(integrated circuit, 1C)技術(shù)。3D集成電路被定義為一種系統(tǒng)級集成結(jié)構(gòu)，將多個芯片在垂直平面方向堆疊，從而節(jié)省空間，各個芯片的邊緣部分可以根據(jù)需要引出多個引腳，根據(jù)需要利用這些引腳，將需要互相連接的芯片通過金屬線互連。但是，上述方式仍然存在很多不足，比如堆疊芯片數(shù)量較多，芯片之間的連接關(guān)系比較復(fù)雜，需要利用多條金屬線，進(jìn)而導(dǎo)致最終的布線方式比較混亂，而且也會導(dǎo)致電路體積的增加。
[0003]因此，現(xiàn)有的3D集成電路技術(shù)大都采用硅通孔(Through Silicon Via，TSV)實(shí)現(xiàn)多個芯片之間的電連接。硅通孔是一種穿透硅晶圓或芯片的垂直互連，在硅晶圓或芯片上以蝕刻或鐳射方式鉆孔，再用導(dǎo)電材料如銅、多晶硅、鎢等物質(zhì)填滿，從而實(shí)現(xiàn)不同硅片之間的互連。
[0004]由于銅具有其它導(dǎo)電材料所不具備的優(yōu)良特性，因此，填充硅通孔的導(dǎo)電材料通常為銅?，F(xiàn)有技術(shù)通常采用電鍍工藝實(shí)現(xiàn)銅對硅通孔的填充，在實(shí)施所述電鍍之后，執(zhí)行化學(xué)機(jī)械研磨直至露出硅通孔的頂部；然后，后續(xù)實(shí)施的退火工藝所產(chǎn)生的熱應(yīng)力不匹配現(xiàn)象將會造成銅與其下方的氧化物絕緣層之間的層離，同時，銅的晶粒尺寸的增大將會導(dǎo)致銅的凸起，進(jìn)而導(dǎo)致硅通孔與其頂部接觸的焊盤或者上層互連線的接觸不良。
[0005]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成硅通孔；在所述硅通孔中依次形成絕緣層、粘連層和銅導(dǎo)電層；對所述銅導(dǎo)電層實(shí)施預(yù)處理，以釋放所述銅導(dǎo)電層內(nèi)部的應(yīng)力并使晶粒充分長大；執(zhí)行化學(xué)機(jī)械研磨直至露出所述硅通孔的頂部。
[0007]在一個示例中，所述預(yù)處理包括依次實(shí)施的兩步退火處理，第一步退火處理為僅對所述銅導(dǎo)電層自身實(shí)施的激光熱退火，以使所述銅導(dǎo)電層的晶粒充分長大，避免在后續(xù)實(shí)施第二步退火處理時所述銅導(dǎo)電層發(fā)生凸起現(xiàn)象；第二步退火處理為優(yōu)化的爐內(nèi)退火，充分釋放所述銅導(dǎo)電層內(nèi)部的應(yīng)力，避免發(fā)生層離現(xiàn)象。
[0008]在一個示例中，所述激光熱退火的激光束能量大于0.5J/cm2，紫外波長為200nm-350nm，所述銅導(dǎo)電層內(nèi)部的溫度大于500°C，處理時間小于1微秒。
[0009]在一個示例中，所述爐內(nèi)退火的升降溫速率小于:TC /min,在300°C下持續(xù)1小時。
[0010]在一個示例中，形成所述硅通孔的步驟包括:在所述半導(dǎo)體襯底上形成光刻膠層；通過曝光、顯影在所述光刻膠層中形成所述硅通孔的頂部開口的圖案；以所述圖案化的光刻膠層為掩膜，蝕刻所述半導(dǎo)體襯底以在其中形成所述硅通孔；通過灰化去除所述光刻膠層。
[0011]在一個實(shí)施例中，本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。
[0012]在一個實(shí)施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。
[0013]根據(jù)本發(fā)明，可以避免形成于所述硅通孔中的銅導(dǎo)電層在后續(xù)實(shí)施的工藝過程中發(fā)生凸起和層離現(xiàn)象，確保其與互連線的良好接觸。
【附圖說明】
[0014]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0015]附圖中:
[0016]圖1為銅的凸起的大小與電鍍銅之后實(shí)施的退火的溫度以及持續(xù)時間之間的關(guān)聯(lián)性的示意圖；
[0017]圖2A-圖2B為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0018]圖3為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖。
【具體實(shí)施方式】
[0019]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0020]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法、電子裝置。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0021]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0022]現(xiàn)有技術(shù)通常采用電鍍工藝實(shí)現(xiàn)銅對硅通孔的填充，在實(shí)施所述電鍍之后，執(zhí)行化學(xué)機(jī)械研磨直至露出硅通孔的頂部；然后，后續(xù)實(shí)施的退火工藝所產(chǎn)生的熱應(yīng)力不匹配現(xiàn)象將會造成銅與其下方的氧化物絕緣層之間的層離，同時，銅的晶粒尺寸的增大將會導(dǎo)致銅的凸起，進(jìn)而導(dǎo)致硅通孔與其頂部接觸的焊盤或者上層互連線的接觸不良。如圖1所示，所述銅的凸起的大小與所述退火的溫度密切相關(guān)，而與所述退火的持續(xù)時間關(guān)聯(lián)不大，當(dāng)所述退火的溫度超過300°C時，銅的凸起現(xiàn)象隨著溫度的升高而越發(fā)顯著。
[0023][示例性實(shí)施例一]
[0024]參照圖2A-圖2B，其中示出了根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0025]首先，如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。
[0026]在半導(dǎo)體襯底200上形成有前端器件，為了簡化，圖例中未予示出。所述前端器件是指實(shí)施半導(dǎo)體器件的后端制造工藝(BE0L)之前形成的器件，在此并不對所述前端器件的具體結(jié)構(gòu)進(jìn)行限定。所述前端器件包括柵極結(jié)構(gòu)，作為一個示例，柵極結(jié)構(gòu)包括自下而上依次層疊的柵極介電層和柵極材料層。在柵極結(jié)構(gòu)的兩側(cè)形成有側(cè)壁結(jié)構(gòu)，在側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底200中形成有源/漏區(qū)，在源/漏區(qū)之間是溝道區(qū)；在柵極結(jié)構(gòu)的頂部以及源/漏區(qū)上形成有自對準(zhǔn)硅化物。
[0027]接下來，在半導(dǎo)體襯底200中形成硅通孔201。形成硅通孔201的步驟包括:在半導(dǎo)體襯底200上形成光刻膠層；通過曝光、顯影在光刻膠層中形成硅通孔201的頂部開口的圖案；以所述圖