半導(dǎo)體裝置和電子設(shè)備的制造方法
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置和電子設(shè)備
[0001]相關(guān)串請(qǐng)的交叉引用
[0002]于2014年6月2日提交的日本專(zhuān)利申請(qǐng)案號(hào)2014-114063的包括說(shuō)明書(shū)、附圖和摘要的公開(kāi)內(nèi)容在此通過(guò)弓I用整體并入本文。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種半導(dǎo)體裝置和電子設(shè)備，以及當(dāng)應(yīng)用至例如用于空調(diào)器的逆變器、用于計(jì)算機(jī)電源的DC/DC變壓器、AC/AC逆變器、用于混合動(dòng)力車(chē)輛和電動(dòng)車(chē)輛等的逆變器模塊中所使用的功率半導(dǎo)體裝置、以及包括功率半導(dǎo)體裝置的電子設(shè)備時(shí)的一種有效技術(shù)。
【背景技術(shù)】
[0004]在國(guó)際專(zhuān)利公開(kāi)案號(hào)2013/046439(專(zhuān)利文獻(xiàn)I)中已經(jīng)描述了一種用于半導(dǎo)體裝置的安裝技術(shù)，其中共射共基(cascode)耦合了采用碳化硅(SiC)作為材料的一個(gè)結(jié)FET (結(jié)型場(chǎng)效應(yīng)晶體管)、以及采用硅(Si)作為材料的一個(gè)MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。
[0005]在美國(guó)專(zhuān)利N0.6，535，050說(shuō)明書(shū)(專(zhuān)利文獻(xiàn)2)中已經(jīng)描述了一種用于共射共基耦合多個(gè)結(jié)FET與一個(gè)MOSFET的電路圖。
[0006][相關(guān)技術(shù)文獻(xiàn)]
[0007][專(zhuān)利文獻(xiàn)]
[0008][專(zhuān)利文獻(xiàn)I]國(guó)際專(zhuān)利公開(kāi)案號(hào)2013/046439
[0009][專(zhuān)利文獻(xiàn)2]美國(guó)專(zhuān)利案號(hào)6，535，050說(shuō)明書(shū)

【發(fā)明內(nèi)容】

[0010]作為做出了改進(jìn)擊穿電壓以及減小兼容的導(dǎo)通電阻的開(kāi)關(guān)元件(功率半導(dǎo)體裝置)，存在已知的使用共射共基耦合系統(tǒng)的開(kāi)關(guān)元件。使用共射共基耦合系統(tǒng)的開(kāi)關(guān)元件具有其中例如使用比硅帶隙更大的材料的常通的結(jié)FET、與使用硅的常斷的MOSFET串聯(lián)耦合的配置。根據(jù)共射共基耦合系統(tǒng)的開(kāi)關(guān)元件，可以獲得能夠由絕緣擊穿電壓大的結(jié)FET確保擊穿電壓并且通過(guò)由常通的結(jié)FET減小導(dǎo)通電阻以及由低擊穿電壓MOSFET減小導(dǎo)通電阻而改進(jìn)擊穿電壓并減小導(dǎo)通電阻兼容性的開(kāi)關(guān)元件。
[0011]在此，例如，需要用于混合動(dòng)力車(chē)輛的逆變器模塊(電子設(shè)備)以具有大電流容量。因此，當(dāng)使用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置采用作為配置逆變器模塊的功率半導(dǎo)體裝置時(shí)，需要增大半導(dǎo)體芯片的尺寸以便增大電流容量。也即，使用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置具有采用碳化硅作為材料由結(jié)FET所形成的結(jié)FET半導(dǎo)體芯片，以及采用硅作為材料由MOSFET形成的MOSFET半導(dǎo)體芯片。因此，為了增大電流容量，需要增大結(jié)FET半導(dǎo)體芯片的尺寸以及增大MOSFET半導(dǎo)體芯片的尺寸。
[0012]然而，根據(jù)本發(fā)明人的考查，結(jié)FET半導(dǎo)體芯片使用例如碳化硅作為材料，并且其晶體缺陷比采用硅作為材料的MOSFET半導(dǎo)體芯片更大。因此，已經(jīng)發(fā)現(xiàn)特別地，當(dāng)結(jié)FET半導(dǎo)體芯片的尺寸(有效尺寸)設(shè)計(jì)較大以增大電流容量時(shí)，對(duì)于結(jié)FET半導(dǎo)體芯片的正常產(chǎn)品成品率退化。也即，根據(jù)本發(fā)明人的考查，當(dāng)在改進(jìn)半導(dǎo)體裝置的制造成品率方面增大電流容量時(shí)存在改進(jìn)使用共射共基耦合系統(tǒng)的半導(dǎo)體裝置的空間。
[0013]從本說(shuō)明書(shū)的描述以及附圖將明確其他問(wèn)題和創(chuàng)新性特征。
[0014]根據(jù)本發(fā)明一個(gè)方面的共射共基耦合系統(tǒng)的半導(dǎo)體裝置具有由多個(gè)結(jié)FET以分開(kāi)方式形成的多個(gè)結(jié)FET半導(dǎo)體芯片，以及由MOSFET形成的MOSFET半導(dǎo)體芯片。
[0015]此外，根據(jù)本發(fā)明一個(gè)方面的電子設(shè)備包括共射共基耦合系統(tǒng)的半導(dǎo)體裝置，作為電耦合至負(fù)載并且驅(qū)動(dòng)負(fù)載的半導(dǎo)體裝置。共射共基耦合系統(tǒng)的半導(dǎo)體裝置具有由多個(gè)結(jié)FET以分開(kāi)方式形成的多個(gè)結(jié)FET半導(dǎo)體芯片，以及由MOSFET形成的MOSFET半導(dǎo)體芯片。
[0016]根據(jù)以上一個(gè)方面，可以改進(jìn)半導(dǎo)體裝置的制造成品率。
【附圖說(shuō)明】
[0017]圖1是示出了根據(jù)實(shí)施例1的采用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置的電路配置的圖示；
[0018]圖2是示出了采用通用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置的電路配置的圖示；
[0019]圖3A是示出了使用圖2中均示出作為開(kāi)關(guān)元件的共射共基耦合結(jié)FET與MOSFET的逆變器的電路圖，圖3B是示出了當(dāng)配置上部支路的開(kāi)關(guān)元件導(dǎo)通時(shí)波形的圖示，以及圖3C是示出了當(dāng)配置上部支路的開(kāi)關(guān)元件關(guān)斷時(shí)波形的圖示；
[0020]圖4是示出了根據(jù)實(shí)施例2的功率半導(dǎo)體裝置的安裝結(jié)構(gòu)的圖示；
[0021]圖5是示出了根據(jù)修改例I的功率半導(dǎo)體裝置的安裝結(jié)構(gòu)的圖示；
[0022]圖6是示出了根據(jù)修改例2的功率半導(dǎo)體裝置的安裝結(jié)構(gòu)的圖示；
[0023]圖7是示出了根據(jù)修改例2的功率半導(dǎo)體裝置的剖面的典型圖示以及沿著圖6的線(xiàn)A-A切割的剖視圖；
[0024]圖8是從密封本體MR的下表面?zhèn)扔^察的根據(jù)修改例2的功率半導(dǎo)體裝置的圖示；
[0025]圖9是示出了根據(jù)修改例3的功率半導(dǎo)體裝置的安裝結(jié)構(gòu)的圖示；
[0026]圖10是示出了根據(jù)修改例4的功率半導(dǎo)體裝置的安裝結(jié)構(gòu)的圖示；
[0027]圖11是沿著圖10的線(xiàn)A-A切割的剖視圖；
[0028]圖12是示出了根據(jù)修改例5的功率半導(dǎo)體裝置的安裝結(jié)構(gòu)的圖示；
[0029]圖13是示出了根據(jù)實(shí)施例3的MOSFET的裝置結(jié)構(gòu)的實(shí)例的剖視圖；
[0030]圖14是通常示出了結(jié)FET半導(dǎo)體芯片的局部區(qū)域的剖視圖；
[0031]圖15是圖14的局部區(qū)域的放大圖以及示出了單元結(jié)FET的裝置結(jié)構(gòu)的剖視圖；
[0032]圖16是示出了根據(jù)實(shí)施例4的控制系統(tǒng)的配置的結(jié)構(gòu)圖；以及
[0033]圖17是根據(jù)來(lái)自控制單元的輸入信號(hào)而驅(qū)動(dòng)電機(jī)的逆變器的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0034]將通過(guò)無(wú)論何種情形為了以下實(shí)施例中便利性需要而劃分為多個(gè)區(qū)段或?qū)嵤├龔亩枋霰景l(fā)明。然而，除非特別地給出相反指示，它們并非是相互不相關(guān)的。其中之一必須利用其他的一些或所有修改、細(xì)節(jié)和補(bǔ)充解釋說(shuō)明。
[0035]當(dāng)在以下實(shí)施例中對(duì)元件的數(shù)目等(包括塊件的數(shù)目、數(shù)值，數(shù)量，范圍等)做出參考時(shí)，其數(shù)目不限于具體數(shù)目，并且可以大于或小于或等于具體數(shù)目，除非特別地給出相反指示并且明確地原理上限定于具體數(shù)目。
[0036]此外無(wú)需多言的是，以下實(shí)施例中采用的部件(包括元件或分解步驟等并非總是必需的，除非特別地給出相反指示并且視作原理上是明確必需的。
[0037]類(lèi)似地，在以下實(shí)施例中，當(dāng)對(duì)于部件等的形狀、位置關(guān)系等做出參考時(shí)，它們將包括與它們的形狀等基本上相似或類(lèi)似的形狀等，除了特別地給出相反指示并且視為原理上并非明確如此之外等。這類(lèi)似地適用于甚至如上所述的數(shù)值和范圍。
[0038]相同參考數(shù)字原理上在用于描述實(shí)施例的所有附圖中各自附屬于相同組件，并且將省略對(duì)其重復(fù)描述。順帶地，為了明晰示意平視圖甚至可以是陰影線(xiàn)的。
[0039](實(shí)施例1)
[0040]〈共射共基耦合系統(tǒng)的實(shí)用性〉
[0041]在維護(hù)全球環(huán)境的大社會(huì)趨勢(shì)下，電子產(chǎn)業(yè)減小環(huán)境負(fù)荷變得越來(lái)越重要。首先，功率半導(dǎo)體裝置(功率器件)已經(jīng)用在用于軌道車(chē)輛、混合動(dòng)力車(chē)輛和電動(dòng)車(chē)輛的逆變器中，用于空調(diào)器的逆變器中，以及用于諸如個(gè)人計(jì)算機(jī)之類(lèi)的消費(fèi)者設(shè)備的電源。對(duì)功率半導(dǎo)體裝置性能的改進(jìn)大大有助于改進(jìn)基礎(chǔ)結(jié)構(gòu)系統(tǒng)或消費(fèi)者設(shè)備的功率效率。改進(jìn)功率效率使得減小了用于操作系統(tǒng)所需的能量資源。換言之，可以減小二氧化碳(也即環(huán)境負(fù)荷)的排放量。因此，已經(jīng)由相應(yīng)公司主動(dòng)地進(jìn)行對(duì)改進(jìn)功率半導(dǎo)體裝置性能的研究和開(kāi)發(fā)。
[0042]通常，功率半導(dǎo)體裝置以類(lèi)似于大規(guī)模集成(LSI)的方式使用硅作為材料。然而近些年，帶隙大于硅的碳化硅(SiC)和氮化鎵(GaN)受到關(guān)注。例如，因?yàn)樘蓟鑾洞笥诠瑁浣^緣擊穿電壓約為硅的10倍。從該角度看，采用碳化硅作為材料的功率半導(dǎo)體裝置可以制造為比采用硅作為材料的功率半導(dǎo)體裝置厚度更薄，使得可以顯著地減小傳導(dǎo)期間的電阻值(導(dǎo)通電阻值)Ron。因此，采用碳化硅作為材料的功率半導(dǎo)體裝置能夠大大減小由電阻值Ron與傳導(dǎo)電流i的乘積所表示的導(dǎo)通損耗(RonXi2)，并且大大有助于改進(jìn)功率效率。已經(jīng)通過(guò)關(guān)注該碳化硅的特性而在本國(guó)和國(guó)外推進(jìn)使用碳化硅作為材料的MOSFET、肖特基二極管和結(jié)FET的研發(fā)。
[0043]特別地，當(dāng)關(guān)注點(diǎn)聚焦于開(kāi)關(guān)元件(開(kāi)關(guān)裝置)時(shí)，采用碳化硅作為材料的結(jié)FET (JFET)的商業(yè)化已經(jīng)快速推進(jìn)。因?yàn)楫?dāng)與采用碳化硅作為材料的MOSFET相比時(shí)結(jié)FET不需要由例如氧化硅薄膜構(gòu)成的柵極絕緣薄膜，這可以避免在氧化硅薄膜與碳化硅之間界面處的缺陷，以及避免由具有缺陷的元件特性退化所代表的問(wèn)題。此外，因?yàn)榻Y(jié)FET能夠由于pn結(jié)而控制耗盡層的擴(kuò)展以控制溝道的導(dǎo)通/關(guān)斷，因此常斷的結(jié)FET和常通的結(jié)FET可以容易地并且分立地形成。因此，當(dāng)與采用碳化硅作為材料的MOSFET比較時(shí)，采用碳化硅作為材料的結(jié)FET即使在長(zhǎng)期可靠性方面也是優(yōu)異的，并且也具有促進(jìn)功率半導(dǎo)體裝置制造的特征。
[0044]在常通的結(jié)FET中，甚至在采用碳化硅作為材料的結(jié)FET中，溝道是通常導(dǎo)通的，以允許電流在其中流動(dòng)。當(dāng)需要關(guān)斷溝道時(shí)，負(fù)電壓施加至柵極電極以從Pn結(jié)擴(kuò)展耗盡層并且因此關(guān)斷溝道。也即，“常通的場(chǎng)效應(yīng)晶體管”是其中甚至當(dāng)沒(méi)有施加?xùn)艠O電壓時(shí)也存在溝道并且漏極電流流動(dòng)的場(chǎng)效應(yīng)晶體管。因此，當(dāng)常通的結(jié)FET由于一些原因而損壞時(shí)，電流繼續(xù)流動(dòng)使得溝道導(dǎo)通。這通常在故障安全性方面是需要的，當(dāng)結(jié)FET損壞時(shí)電流不流動(dòng)。然而，常通的結(jié)FET經(jīng)受了使用限制，因?yàn)樯踔廉?dāng)結(jié)FET損壞時(shí)電流也繼續(xù)流動(dòng)。因此，在故障安全性方面需要常斷的結(jié)FET。在此，“常斷的場(chǎng)效應(yīng)晶體管”是其中當(dāng)不施加?xùn)艠O電壓時(shí)不存在溝道并且漏極電流不流動(dòng)的場(chǎng)效應(yīng)晶體管。
[0045]然而，常斷的結(jié)FET具有以下問(wèn)題。也即，結(jié)FET的柵極電極與源極區(qū)域分別具有由P型半導(dǎo)體區(qū)域(柵極電極)與η型半導(dǎo)體區(qū)域(源極區(qū)域)構(gòu)成的pn結(jié)二極管結(jié)構(gòu)。因此，當(dāng)柵極電極與源極區(qū)域之間電壓達(dá)到大約3V時(shí)，柵極電極與源極區(qū)域之間寄生二極管導(dǎo)通。結(jié)果，大電流可以在柵極電極與源極區(qū)域之間流動(dòng)。因此，熱量過(guò)度地產(chǎn)生在結(jié)FET中以引起損壞結(jié)FET地可能性。由此，需要的是，為了使用結(jié)FET作為常斷的開(kāi)關(guān)元件，柵極電壓限定為大約2.5V地低電壓，并且結(jié)FET用于其中寄生二極管未導(dǎo)通的狀態(tài)下，或者其中柵極電極與源極區(qū)域之間二極管電流足夠小的狀態(tài)下。
[0046]順帶地，O至15V或20V左右的柵極電壓施加在采用硅作為材料的普通MOSFET中。因此，為了使用常斷的結(jié)FET，除了用于現(xiàn)有MOSFET的柵極驅(qū)動(dòng)電路之外，需要增加用于產(chǎn)生大約2.5V的電壓的降壓電路(DC/DC轉(zhuǎn)換器)，電平轉(zhuǎn)換電路等。該設(shè)計(jì)改變，也即增加部件導(dǎo)致整個(gè)系統(tǒng)成本增大。
[0047]由此可見(jiàn)，提供了長(zhǎng)期可靠性?xún)?yōu)異并且具有易于制造特性、但是在用于其驅(qū)動(dòng)的柵極電壓方面遠(yuǎn)遠(yuǎn)不同于普通MOSFET的結(jié)FET。因此，當(dāng)新近使用結(jié)FET時(shí)，需要包括驅(qū)動(dòng)電路等的大的設(shè)計(jì)改變，由此導(dǎo)致存在整個(gè)系統(tǒng)成本上升的問(wèn)題。
[0048]作為解決該問(wèn)題的方法，共射共基耦合系統(tǒng)是已知的。該共射共基耦合系統(tǒng)是其中采用碳化硅作為材料的常通的結(jié)FET、與采用硅作為材料的低擊穿電壓MOSFET串聯(lián)耦合的系統(tǒng)。因?yàn)闁艠O驅(qū)動(dòng)電路當(dāng)采用該耦合系統(tǒng)時(shí)驅(qū)動(dòng)了低擊穿電壓M0SFET，無(wú)需改變柵極驅(qū)動(dòng)電路。另一方面，漏極與源極之間擊穿電壓可以由絕緣擊穿電壓高的結(jié)FET的特性而確定。此外，因?yàn)樯踔廉?dāng)完成共射共基耦合時(shí)結(jié)FET的低導(dǎo)通電阻與低擊穿電壓MOSFET的低導(dǎo)通電阻串聯(lián)耦合，共射共基耦合的開(kāi)關(guān)元件的導(dǎo)通電阻也可以抑制為相當(dāng)?shù)汀Ｒ虼?，共射共基耦合系統(tǒng)具有能夠解決常斷的結(jié)FET的問(wèn)題的可能性。也即，采用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置在改進(jìn)功率半導(dǎo)體裝置性能而抑制成本上升方面具有實(shí)用性。
[0049]〈對(duì)應(yīng)于電流大幅增大的改進(jìn)空間〉
[0050]例如，功率半導(dǎo)體裝置的通常電流容量從約1A至20A，但是用于混合動(dòng)力車(chē)輛等中的功率半導(dǎo)體裝置近年來(lái)已經(jīng)需要具有大電流容量。具體地，可以需要50A或更高的電流容量。為了允許功率半導(dǎo)體裝置應(yīng)對(duì)該電流容量增大，需要增大包括在功率半導(dǎo)體裝置中的每個(gè)半導(dǎo)體芯片的尺寸。這甚至適用于以類(lèi)似方式使用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置。也即，為了增大共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置中的電流容量，需要增大結(jié)FET半導(dǎo)體芯片的尺寸并增大MOSFET半導(dǎo)體芯片的尺寸。然而根據(jù)本發(fā)明人的考查，結(jié)FET半導(dǎo)體芯片使用例如碳化硅作為材料，并且晶體缺陷(致命缺陷)比采用硅作為材料的MOSFET半導(dǎo)體芯片更大。由此，特別是當(dāng)增大結(jié)FET半導(dǎo)體芯片的尺寸以使得電流容量變大時(shí)，在結(jié)FET半導(dǎo)體芯片中形成作為致命缺陷的致命缺陷的可能性變?yōu)楦?。這意味著結(jié)FET半導(dǎo)體芯片的正確產(chǎn)品成品率退化。因此，在使用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置中，當(dāng)考慮電流容量為大的情形中的功率半導(dǎo)體裝置的制造成品率時(shí)，難以簡(jiǎn)單地增大結(jié)FET半導(dǎo)體芯片的尺寸。也即，在使用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置中，在應(yīng)對(duì)電流大幅增大而改進(jìn)其制造成品率方面存在改進(jìn)空間。因此，在本發(fā)明實(shí)施例1中，發(fā)明給出了以上用于改進(jìn)的空間。以下將對(duì)于給出本發(fā)明的本發(fā)明實(shí)施例1的技術(shù)概念做出描述說(shuō)明。
[0051]<根據(jù)實(shí)施例1的功率半導(dǎo)體裝置的配置>
[0052]圖1是示出了根據(jù)本發(fā)明實(shí)施例1的采用共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置的電路配置的圖示。如圖1中所示，根據(jù)本發(fā)明實(shí)施例1的采用了共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置具有均位于源極S與漏極D之間的多個(gè)常通的結(jié)FET QlA和Q1B，以及一個(gè)常斷的MOSFET Q2。也即，如圖1中所示，在根據(jù)本發(fā)明實(shí)施例1的功率半導(dǎo)體裝置中，結(jié)FET QlA和QlB相互并聯(lián)耦合。此外，并聯(lián)耦合的結(jié)FET QlA和QlB與一個(gè)MOSFET Q2串聯(lián)耦合。
[0053]具體地，如圖1中所示，結(jié)FET QlA和QlB設(shè)置在漏極D側(cè)邊上，而一個(gè)MOSFET Q2設(shè)置在源極S側(cè)邊上。也即，結(jié)FET QlA的源極Sj耦合至MOSFET Q2的漏極Dm，而MOSFETQ2的源極Sm耦合至功率半導(dǎo)體裝置的源極S。此外，結(jié)FET QlA的柵極電極GjO耦合至功率半導(dǎo)體裝置的源極S。MOSFET Q2的柵極電極耦合至柵極驅(qū)動(dòng)電路(未示出)。
[0054]類(lèi)似地，結(jié)FET QlB的源極Sj耦合至MOSFET Q2的漏極Dm，而結(jié)FET QlB的柵極電極Gjl耦合至功率半導(dǎo)體裝置的源極S。
[0055]如圖1中所示的該耦合系統(tǒng)對(duì)應(yīng)于本發(fā)明實(shí)施例1中的共射共基耦合系統(tǒng)。根據(jù)本發(fā)明實(shí)施例1，根據(jù)已經(jīng)采用了共射共基耦合系統(tǒng)的功率半導(dǎo)體裝置可以獲得的優(yōu)點(diǎn)在于:使其當(dāng)單個(gè)MOSFET用作功率半導(dǎo)體裝置時(shí)無(wú)需改變柵極驅(qū)動(dòng)電路，因?yàn)闁艠O驅(qū)動(dòng)電路(未示出)驅(qū)動(dòng)了 MOSFET Q2的柵極電極Gm。由此，根據(jù)本發(fā)明實(shí)施例1，可以抑制制造成本增大，這是因?yàn)闊o(wú)需提供新的柵極驅(qū)動(dòng)電路。
[0056]此外，因?yàn)榻Y(jié)FET QlA和QlB分別使用帶隙大于硅的物質(zhì)作為材料，如通常為碳化硅或氮化鎵，因此每個(gè)結(jié)FET QlA和QlB的絕緣擊穿電壓變?yōu)楦?。因此，共射共基耦合的功率半?dǎo)體裝置的擊穿電壓主要地由結(jié)FET QlA和QlB的特性所確定。因此，需要MOSFET Q2與結(jié)FET QlA和QlB串聯(lián)耦合的絕緣擊穿電壓可以形成為低于使用單個(gè)MOSFET的功率半導(dǎo)體裝置。也即，因?yàn)榈蛽舸╇妷?例如數(shù)十V左右)的MOSFET可以用作MOSFET Q2，即便絕緣擊穿電壓需要用于功率半導(dǎo)體裝置，可以減小MOSFET Q2的導(dǎo)通電阻。此外，因?yàn)镕ETQlA和QlB分別由常通的結(jié)FET構(gòu)成，也可以減小結(jié)FET QlA和QlB的導(dǎo)通電阻。結(jié)果，根據(jù)共射共基耦合的功率半導(dǎo)體裝置，其具有的優(yōu)點(diǎn)在于:無(wú)需改變柵極驅(qū)動(dòng)電路的設(shè)計(jì)。此夕卜，可以可兼容地確保絕緣電阻以及減小導(dǎo)通電阻。因此，可以改進(jìn)功率半導(dǎo)體裝置的電特性。
[0057]此外，如圖1中所示，共射共基耦合的結(jié)FET QlA和QlB是常通的結(jié)FET。結(jié)FETQlA的柵極電極GjO以及結(jié)FET QlB的柵極電極Gjl均電耦合至功率半導(dǎo)體裝置的源極S。結(jié)果，結(jié)FET QlA的柵極電極GjO與源極S之間的電壓、以及結(jié)FET QlB的柵極電極Gjl與源極S之間的電壓在切換(導(dǎo)通)時(shí)并未正向偏置。由此，由于因在結(jié)FET QlA和QlB的柵極電極每一個(gè)與源極之間形成的寄生二極管所致的大電流并不在本發(fā)明實(shí)施例1中共射共基耦合中流動(dòng)，因此可以抑制因過(guò)量熱產(chǎn)生所致的功率半導(dǎo)體裝置的擊穿。也即，在常斷的結(jié)FET中，正電壓在切換(導(dǎo)通)時(shí)相對(duì)于源極S而被施加至柵極電極GjO和GjI。此時(shí)，因?yàn)榻Y(jié)FET QlA和QlB的源極區(qū)域分別由η型半導(dǎo)體區(qū)域形成，并且柵極電極GjO和Gj I分別由P型半導(dǎo)體區(qū)域形成，因此相對(duì)于源極S將正電壓施加至柵極電極GjO和Gjl意味著在源極區(qū)域與柵極電極GjO之間并且在源極區(qū)域與柵極電極Gjl之間施加正向電壓(正向偏置)。因此，在常斷的結(jié)FET中，當(dāng)正向電壓過(guò)度增大時(shí)，由源極區(qū)域和柵極電極GjO構(gòu)成的寄生二極管、以及由源極區(qū)域和柵極電極Gjl構(gòu)成的寄生二極管導(dǎo)通。結(jié)果，大電流可以在柵極電極GjO與源極區(qū)域之間以及在柵極電極Gjl與源極區(qū)域之間流動(dòng)，并且結(jié)FET可以隨著過(guò)量熱產(chǎn)生而導(dǎo)致?lián)舸?br>[0058]與此同時(shí)，在根據(jù)本發(fā)明實(shí)施例1的共射共基耦合的功率半導(dǎo)體裝置中，使用常通的結(jié)FET Q1A和Q1B，并且柵極電極GjO和柵極電極Gjl電耦合至功率半導(dǎo)體裝置的源極S。由此，結(jié)FET Q1A的柵極電極GjO與源極S之間的電壓、以及結(jié)FET Q1B的柵極電極Gjl與源極S之間的電壓并非正向偏置，甚至在切換時(shí)(導(dǎo)通)。因此，因?yàn)橛捎诮Y(jié)FET Q1A和Q1B中的每一個(gè)的寄生二極管所致的大電流并不在本發(fā)明實(shí)施例1中共射共基連接中流動(dòng)，因此可以抑制因過(guò)量熱產(chǎn)生所致的功率半導(dǎo)體裝置的擊穿。
[0059]<實(shí)施例1中的特征>
[0060]接著將描述本發(fā)明實(shí)施例1中的特征點(diǎn)。本發(fā)明實(shí)施例1中特征點(diǎn)在于:作為假設(shè)，其中結(jié)FET Q1A和Q1B以及一個(gè)M0SFET Q2如圖1中所示共射共基耦合、結(jié)FET Q1A形成在半導(dǎo)體芯片CHP0中、以及結(jié)FET Q1B形成在半導(dǎo)體芯片CHP1中的電路配置。換言之，本發(fā)明實(shí)施例1中特征點(diǎn)在于:相互并聯(lián)耦合的結(jié)FET Q1A和結(jié)FET Q1B形成在分離的半導(dǎo)體芯片中。也即，結(jié)FET Q1A形成在具有由帶隙大于硅的半導(dǎo)體所構(gòu)成的襯底的半導(dǎo)體芯片CHP0中。此外，結(jié)FET Q1B形成在具有由帶隙大于硅的半導(dǎo)體所構(gòu)成的不同襯底的半導(dǎo)體芯片CHP1中。另一