碳化硅半導體裝置及碳化硅半導體裝置的制造方法
【技術領域】
[0001] 本發(fā)明涉及碳化硅半導體裝置及碳化硅半導體裝置的制造方法。
【背景技術】
[0002] 以往，用作功率器件的半導體器件大多使用硅（Si)作為半導體材料。另一方面， 作為帶隙比硅寬的半導體（以下，稱為寬帶隙半導體）的碳化硅（SiC)具有與硅相比較，熱 傳導率為3倍，最大電場強度為10倍，電子的漂移速度為2倍的物理參數(shù)。因此，在制作 (制造）絕緣破壞電壓高且能夠以低損耗進行高溫動作的功率器件時，近年來，在各機構中 積極進行應用碳化硅的研究。
[0003] 就這樣的功率器件的結構而言，在背面?zhèn)染哂斜趁骐姌O的垂直型的半導體器件成 為主流，其中，背面電極具備低電阻的歐姆電極。該垂直型的半導體器件的背面電極可使用 各種材料和結構，作為其中之一，提出了由鈦（Ti)層、鎳（Ni)層和銀（Ag)層的層疊體（例 如，參照下述專利文獻1)和鈦層、鎳層和金層的層疊體（例如，參照下述專利文獻2)等構 成的背面電極。
[0004] 提出了例如在以肖特基勢皇二極管（SBD)為代表的使用了碳化硅的垂直型的半 導體器件中，在包含碳化硅的半導體基板（以下，稱為SiC基板）上形成鎳層后，通過熱處 理使鎳層硅化而形成硅化鎳層，由此使SiC基板與硅化鎳層的接觸（電接觸部）成為歐姆 接觸的方法（例如，參照下述專利文獻1、2)。然而，在下述專利文獻1、2中，在硅化鎳層上 形成背面電極時，存在背面電極容易從硅化鎳層剝離的問題。
[0005] 作為解決這種問題的方法，提出了通過在去除殘留在硅化鎳層的表面的鎳層而使 硅化鎳層露出后，在硅化鎳層上形成依次層疊鈦層、鎳層和銀層而成的背面電極，從而抑制 背面電極剝離的方法（例如，參照下述專利文獻3)。另外，作為其它方法，提出了通過在去 除形成在硅化鎳層的表面上的金屬的碳化物后，在硅化鎳層上形成背面電極，從而提高背 面電極的密合性的方法（例如，參照下述專利文獻4)。
[0006] 現(xiàn)有技術文獻
[0007] 專利文獻
[0008] 專利文獻1 :日本特開2007-184571號公報
[0009] 專利文獻2 :日本特開2010-86999號公報
[0010] 專利文獻3 :日本特開2008-53291號公報
[0011] 專利文獻4 :日本特開2003-243323號公報

【發(fā)明內(nèi)容】

[0012] 技術問題
[0013] 然而，即便利用上述專利文獻3、4的技術而形成背面電極，硅化鎳層與背面電極 的最下層的鈦層之間的密合性也低，在將半導體晶片切割（切斷）成單個的芯片狀時，存在 背面電極容易從硅化鎳層剝離的問題。例如，在上述專利文獻3中，通過在SiC基板上形成 鎳層，然后繼續(xù)進行熱處理，從而形成硅化鎳層，并形成SiC基板與硅化鎳層的歐姆接觸。 根據(jù)上述專利文獻1，硅化鎳層是通過下述（1)式所表示的鎳與碳化硅的固相反應而生成 的。
[0014] Ni+2SiC-NiSi2+2C· · · (1)
[0015] 利用上述（1)式的反應而生成的碳（C)以結晶狀態(tài)不穩(wěn)定的過飽和狀態(tài)或微細的 析出體的形式分散存在于硅化鎳層的整個內(nèi)部。該分散于硅化鎳層內(nèi)部的碳通過在硅化鎳 層形成后進行的熱處理而被一次性排出，在硅化鎳層的表面和/或內(nèi)部以石墨等析出物的 形式層狀地析出（凝聚）。該碳凝聚而成的析出物脆且附著性差，因此即便是輕微的應力就 容易斷裂，存在形成在硅化鎳層上的背面電極剝離的問題。
[0016] 本發(fā)明為了消除上述的現(xiàn)有技術的問題點，目的在于提供能夠抑制背面電極剝離 的碳化硅半導體裝置及碳化硅半導體裝置的制造方法。
[0017] 技術方案
[0018] 為了解決上述課題，實現(xiàn)本發(fā)明的目的，本發(fā)明的碳化硅半導體裝置具有如下特 征。在包含碳化硅的半導體基板上設置有形成與上述半導體基板歐姆接觸的金屬層。在上 述金屬層上設置有至少依次層疊鈦層和鎳層而成的金屬電極層疊體。并且，上述鎳層的殘 余應力為200MPa以下。
[0019] 另外，本發(fā)明的碳化硅半導體裝置的特征在于，在上述發(fā)明中，上述鎳層的殘余應 力為lOOMPa以下。
[0020] 另外，本發(fā)明的碳化硅半導體裝置的特征在于，在上述發(fā)明中，在將上述鎳層的 厚度記為X[nm]，將上述鎳層的成膜速度記為y[nm/秒]時，上述鎳層以滿足0. 0 <y < -0. 0013x+2. 0的條件形成。
[0021] 另外，本發(fā)明的碳化硅半導體裝置的特征在于，在上述發(fā)明中，上述鎳層以滿足 0· 0<y<-0· 0015X+1. 2的條件形成。
[0022] 另外，本發(fā)明的碳化硅半導體裝置的特征在于，在上述發(fā)明中，上述金屬層是包含 碳化鈦的硅化鎳層。
[0023] 另外，為了解決上述課題，實現(xiàn)本發(fā)明的目的，本發(fā)明的碳化硅半導體裝置的制造 方法具有如下特征。首先，進行在包含碳化硅的半導體基板上形成金屬層的第一工序。接下 來，進行通過熱處理而形成上述半導體基板與上述金屬層的歐姆接觸的第二工序。接著，進 行在上述金屬層上至少依次層疊鈦層和鎳層而形成金屬電極層疊體的第三工序。并且，在 上述第三工序中，在將上述鎳層的厚度記為x[nm]，將上述鎳層的成膜速度記為y[nm/秒] 時，以滿足0. 0 <y< -0. 0013x+2. 0的條件形成上述鎳層。
[0024] 另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述發(fā)明中，在上述 第三工序中，以滿足0. 0 <y< -0. 0015X+1. 2的條件形成上述鎳層。
[0025] 另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述發(fā)明中，在上述 第三工序中，通過蒸鍍法形成上述鎳層。
[0026] 另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述發(fā)明中，在上述 第一工序中，在上述半導體基板上形成包含鈦和鎳的上述金屬層，在上述第二工序中，通過 熱處理使上述半導體基板和上述金屬層反應而形成包含碳化鈦的硅化鎳層，形成上述半導 體基板與上述硅化鎳層的歐姆接觸。
[0027] 根據(jù)上述的發(fā)明，通過以使構成金屬電極層疊體的鎳層的殘余應力為200MPa以 下的方式?jīng)Q定鎳層的厚度和鎳層的成膜速度，從而能夠提高碳化硅基板與金屬層之間的 密合性以及金屬層與背面電極層疊體之間的密合性。由此，能夠抑制碳化硅基板上的電極 (金屬層和金屬電極層疊體）剝離。
[0028] 有益效果
[0029] 根據(jù)本發(fā)明的碳化硅半導體裝置及碳化硅半導體裝置的制造方法，發(fā)揮能夠抑制 背面電極剝離的效果。
【附圖說明】
[0030] 圖1是表示實施方式的碳化硅半導體裝置在制造過程中的狀態(tài)的截面圖。
[0031] 圖2是表示實施方式的碳化硅半導體裝置在制造過程中的狀態(tài)的截面圖。
[0032] 圖3是表示實施方式的碳化硅半導體裝置在制造過程中的狀態(tài)的截面圖。
[0033] 圖4是表示實施方式的碳化硅半導體裝置在制造過程中的狀態(tài)的截面圖。
[0034]圖5是表示實施方式的碳化硅半導體裝置在制造過程中的狀態(tài)的截面圖。
[0035] 圖6是表示構成實施方式的碳化硅半導體裝置的背面電極層疊體的鎳層的成膜 條件與背面電極的密合性之間的關系的圖表。
[0036] 圖7是表示構成實施方式的碳化硅半導體裝置的背面電極層疊體的鎳層的成膜 條件與鎳層的殘余應力之間的關系的特性圖。
[0037] 圖8是表示構成實施方式的碳化硅半導體裝置的背面電極層疊體的鎳層的厚度 與鎳層的成膜速度之間的關系的特性圖。
[0038] 符號說明
[0039]1:SiC晶片
[0040] 2 :成為硅化鎳層的鈦層
[0041 ] 3 :成為硅化鎳層的鎳層
[0042] 4:娃化鎳層
[0043]5 :構成背面電極層疊體的鈦層
[0044]6 :構成背面電極層疊體的鎳層
[0045] 7 :構成背面電極層疊體的金層
[0046] 8:背面電極層疊體
[0047] 11 :離子注入
[0048] 12 :反濺射
【具體實施方式】
[0049] 以下，參照附圖，詳細說明本發(fā)明的碳化硅半導體裝置及碳化硅半導體裝置的制 造方法的優(yōu)選的實施方式。在本說明書和附圖中，在前綴有η或p的層和區(qū)域中，分別表示 電子或空穴為多數(shù)載流子。另外，標記于η或ρ的+和-分別表示雜質(zhì)濃度比未標記層+ 和-的層和區(qū)域的雜質(zhì)濃度高和低。應予說明，在以下的實施方式的說明和附圖中，對同樣 的構成標注相同的符號，省略重復的說明。
[0050] (實施方式）
[0051] 對實施方式的碳化硅半導體裝置的結構進行說明。實施方式的碳化硅半導體裝置 具備與包含碳化硅（SiC)的半導體基板（以下，稱為SiC基板）的接觸（電接觸部）為歐 姆接觸的背面電極。背面電極是在SiC基板上依次層疊有硅化鎳層（與SiC基板形成歐姆 接觸的金屬層）和背面電極層疊體（金屬電極層疊體）而構成的。背面電極層疊體是從硅 化鎳層側起依次層疊有例如鈦（Ti)層、鎳（Ni)層和金（Au)層而構成的。在SiC基板的內(nèi) 部設置有與元件結構對應的半導體區(qū)域。由于碳化硅半導體裝置的元件結構（正面電極、 Si