一種半導(dǎo)體器件及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其制作方法。
【背景技術(shù)】
[0002]GaN(氮化鎵)半導(dǎo)體器件具有禁帶寬度大、電子迀移率高、擊穿場強(qiáng)高、耐高溫等顯著優(yōu)點(diǎn)，與第一代半導(dǎo)體硅和第二代半導(dǎo)體砷化鎵相比，更適合制作高溫、高壓、高頻和大功率的電子器件，具有廣闊的應(yīng)用前景。
[0003]通常情況下，AlGaN/GaN(鋁鎵氮/氮化鎵)體系的半導(dǎo)體器件是耗盡型器件，由于AlGaN和GaN材料的獨(dú)特性，AlGaN/GaN異質(zhì)結(jié)界面處存在大量的自發(fā)極化與壓電極化產(chǎn)生的電荷，在不加?xùn)艠O電壓時(shí)也存在高濃度的二維電子氣(Two-Dimens1nal ElectronGas，2DEG)，AlGaN/GaN半導(dǎo)體器件處于導(dǎo)通狀態(tài)。在射頻微波和高壓應(yīng)用中，增強(qiáng)型半導(dǎo)體器件必不可少，常采用高壓耗盡型AlGaN/GaN半導(dǎo)體器件與低壓增強(qiáng)型硅-金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(S1-Metal-Oxide-Semiconductor Field-Effect Transistor,S1-M0SFET)級聯(lián)的結(jié)構(gòu)來形成所需的增強(qiáng)型共源共柵半導(dǎo)體器件(Cascode Devices)，其中，S1-M0SFET控制該增強(qiáng)型共源共柵半導(dǎo)體器件的開關(guān)狀態(tài)。但是此增強(qiáng)型共源共柵半導(dǎo)體器件中存在高壓耗盡型AlGaN/GaN半導(dǎo)體器件的源極和漏極之間的電容和低壓增強(qiáng)型S1-M0SFET的源極和漏極之間的電容不匹配的問題，這將導(dǎo)致器件工作狀態(tài)的不穩(wěn)定和能量的損失。高壓耗盡型AlGaN/GaN半導(dǎo)體器件的源極和漏極之間的電容只包括AlGaN/GaN半導(dǎo)體器件自身所寄生的源漏電容(CDS)，而低壓增強(qiáng)型S1-M0SFET的源極和漏極之間的電容包括S1-M0SFET自身所寄生的源漏電容(CDS)與AlGaN/GaN半導(dǎo)體器件所寄生的柵源電容(Cd。增強(qiáng)型共源共柵半導(dǎo)體器件從開態(tài)向關(guān)態(tài)轉(zhuǎn)換時(shí)，AlGaN/GaN半導(dǎo)體器件的CDS中的電荷與S1-M0SFET的CDS中的電荷和AlGaN/GaN半導(dǎo)體器件的C ss中的電荷進(jìn)行再分布。AlGaN/GaN半導(dǎo)體器件的CDS與Si_M0SFET的C仍和AlGaN/GaN半導(dǎo)體器件的Css的并聯(lián)結(jié)構(gòu)所串聯(lián)，即AlGaN/GaN半導(dǎo)體器件的CDS與Si_M0SFET的C仍和AlGaN/GaN半導(dǎo)體器件的C GS的并聯(lián)結(jié)構(gòu)分壓。若AlGaN/GaN半導(dǎo)體器件的CDS與Si_M0SFET的C DjP AlGaN/GaN半導(dǎo)體器件的Css之和相匹配，AlGaN/GaN半導(dǎo)體器件的C:^兩端電壓(V DS GaN)與Si_M0SFET的CDS和AlGaN/GaN半導(dǎo)體器件的0^并聯(lián)結(jié)構(gòu)的兩端電壓(V DS Si)均能達(dá)到穩(wěn)定值，且VDS Si小于S1-MOSFET的雪崩擊穿電壓。若AlGaN/GaN半導(dǎo)體器件的CDS與Si_M0SFET的C此和AlGaN/GaN半導(dǎo)體器件的Css之和不匹配，即AlGaN/GaN半導(dǎo)體器件的C DS大于S1-M0SFET的C仍和AlGaN/GaN半導(dǎo)體器件的(^之和時(shí)，導(dǎo)致S1-M0SFET的C此和AlGaN/GaN半導(dǎo)體器件的C GS所分電壓達(dá)到雪崩擊穿電壓，引起S1-M0SFET的雪崩擊穿，從而引起額外的能量損失。增強(qiáng)型共源共柵半導(dǎo)體器件從關(guān)態(tài)向開態(tài)轉(zhuǎn)換時(shí)，若AlGaN/GaN半導(dǎo)體器件的CDS與S1-M0SFET的CDS和AlGaN/GaN半導(dǎo)體器件的C ss之和相匹配，當(dāng)S1-M0SFET的C仍和AlGaN/GaN半導(dǎo)體器件的0^放電至V-C ss等于AlGaN/GaN半導(dǎo)體器件的閾值電壓時(shí)，AlGaN/GaN半導(dǎo)體器件的CDS上的電荷也全部被釋放。若AlGaN/GaN半導(dǎo)體器件的C此與S1-M0SFET的C此和AlGaN/GaN半導(dǎo)體器件的Css之和不匹配，當(dāng)S1-M0SFET的C此和AlGaN/GaN半導(dǎo)體器件的C ss放電至V-Css等于AlGaN/GaN半導(dǎo)體器件的閾值電壓時(shí)，AlGaN/GaN半導(dǎo)體器件開啟，同時(shí)存儲(chǔ)在CDS上的電荷并未完全釋放，這部分電荷通過AlGaN/GaN半導(dǎo)體器件的溝道釋放，造成了額外的開啟能量損失。雪崩擊穿和器件開啟的能量損失與工作頻率和不匹配的電荷數(shù)量成比例，因此增強(qiáng)型共源共柵半導(dǎo)體器件中高壓耗盡型AlGaN/GaN半導(dǎo)體器件的源極和漏極之間的電容和低壓增強(qiáng)型S1-MOSFET的源極和漏極之間的電容不匹配直接影響該增強(qiáng)型共源共柵半導(dǎo)體器件的高頻應(yīng)用，同時(shí)額外的能量損耗也增加了器件的熱功耗，增大了器件的結(jié)溫，影響器件的性能。
[0004]解決這個(gè)問題最直接的方法則是采用更大CDS的S1-MOSFET以避免雪崩擊穿，但是這往往會(huì)引起S1-MOSFET總的柵電荷增加，同樣也會(huì)引起高頻時(shí)能量的損耗。因此在現(xiàn)有技術(shù)中通常通過在S1-MOSFET的源極和漏極之間并聯(lián)一個(gè)外接電容來解決此問題，然而這種方式增加了電路的復(fù)雜度以及S1-MOSFET的體積，同時(shí)外接電容并聯(lián)在S1-MOSFET的源極和漏極之間所需的引線和焊點(diǎn)等也會(huì)引入額外的寄生，降低半導(dǎo)體器件的可靠性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提出一種半導(dǎo)體器件及其制作方法，能夠解決現(xiàn)有技術(shù)中增強(qiáng)型共源共柵半導(dǎo)體器件中高壓耗盡型AlGaN/GaN半導(dǎo)體器件的源極和漏極之間的電容與低壓增強(qiáng)型S1-MOSFET的源極和漏極之間的電容不匹配的問題。不需要并聯(lián)外接電容，降低了電路的復(fù)雜度以及半導(dǎo)體器件的體積，且能夠提高半導(dǎo)體器件的可靠性。
[0006]為達(dá)此目的，本發(fā)明采用以下技術(shù)方案:
[0007]第一方面，本發(fā)明公開了一種半導(dǎo)體器件，包括:
[0008]襯底；
[0009]位于所述襯底上的半導(dǎo)體層；
[0010]位于所述半導(dǎo)體層上的源極和漏極，以及位于所述源極和所述漏極之間的半導(dǎo)體層上的柵極；
[0011]與所述源極電連接的源極場板；
[0012]位于所述柵極和所述源極場板之間的高介電常數(shù)介質(zhì)層，所述高介電常數(shù)介質(zhì)層的介電常數(shù)大于3.9。
[0013]進(jìn)一步地，所述高介電常數(shù)介質(zhì)層的材料為氮化硅、氧化鋁或氧化鉿中的任意一種或至少兩種的組合。
[0014]進(jìn)一步地，利用化學(xué)氣相沉積法、氣相外延法、原子層淀積法、分子束外延法、熱生長法或電子束蒸發(fā)法中的任意一種形成所述高介電常數(shù)介質(zhì)層。
[0015]進(jìn)一步地，所述高介電常數(shù)介質(zhì)層覆蓋所述柵極以及所述源極和所述柵極之間、所述柵極和所述漏極之間的半導(dǎo)體層。
[0016]進(jìn)一步地，所述半導(dǎo)體器件還包括:
[0017]位于所述柵極與所述漏極之間的高介電常數(shù)介質(zhì)層和所述源極場板之間的第一介質(zhì)層。
[0018]進(jìn)一步地，所述柵極包括與所述柵極電連接，且位于所述柵極上方的柵極場板，所述高介電常數(shù)介質(zhì)層位于所述柵極場板和所述源極場板之間。
[0019]進(jìn)一步地，所述柵極場板位于所述源極場板下方。
[0020]進(jìn)一步地，所述半導(dǎo)體器件還包括:
[0021]位于所述柵極和所述柵極場板之間的第二介質(zhì)層。
[0022]進(jìn)一步地，所述柵極場板位于所述源極場板上方，所述半導(dǎo)體器件還包括:
[0023]位于所述柵極和所述源極場板之間的第三介質(zhì)層。
[0024]進(jìn)一步地，所述源極場板的形狀為階梯型。
[0025]進(jìn)一步地，所述半導(dǎo)體器件還包括:
[0026]柵源電容，所述柵源電容包括自下而上依次層疊的襯底、溝道層、勢皇層和上極板金屬，所述溝道層和所述勢皇層的界面處形成二維電子氣，所述上極板金屬與所述柵極電連接，所述勢皇層與所述源極形成歐姆接觸。
[0027]進(jìn)一步地，所述半導(dǎo)體器件還包括:
[0028]位于所述上極板金屬和所述勢皇層之間的高介電常數(shù)介質(zhì)層。
[0029]第二方面，本發(fā)明公開了一種半導(dǎo)體器件的制作方法，包括:
[0030]提供襯底；
[0031]在所述襯底上形成半導(dǎo)體層；
[0032]在所述半導(dǎo)體層上形成源極和漏極以及位于所述源極和所述漏極之間的柵極；
[0033]在所述柵極上形成高介電常數(shù)介質(zhì)層，所述高介電常數(shù)介質(zhì)層的介電常數(shù)大于3.9 ；
[0034]在所述高介電常數(shù)介質(zhì)層上形成與所述源極電連接的源極場板。
[0035]本發(fā)明實(shí)施例提供的半導(dǎo)體器件及其制作方法，通過在柵極和源極場板之間引入高介電常數(shù)介質(zhì)層，增大了該半導(dǎo)體器件的柵源電容，從而在不提高電路的復(fù)雜度和半導(dǎo)體器件的體積以及不降低半導(dǎo)體器件的可靠性的前提下，解決了半導(dǎo)體器件的漏源電容和與該半導(dǎo)體器件級聯(lián)的其它半導(dǎo)體器件的漏源電容相互失配的問題。
【附圖說明】
[0036]為了更加清楚地說明本發(fā)明示例性實(shí)施例的技術(shù)方案，下面對描述實(shí)施例中所需要用到的附圖做一簡單介紹。顯然，所介紹的附圖只是本發(fā)明所要描述的一部分實(shí)施例的附圖，而不是全部的附圖，對于本領(lǐng)域普通技術(shù)人員，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖得到其他的附圖。
[0037]圖1是本發(fā)明實(shí)施例一提供的半導(dǎo)體器件的剖面示意圖。
[0038]圖2是本發(fā)明實(shí)施例二提供的半導(dǎo)體器件的剖面示意圖。
[0039]圖3是本發(fā)明實(shí)施例三提供的半導(dǎo)體器件的剖面示意圖。
[0040]圖4是本發(fā)明實(shí)施例四提供的半導(dǎo)體器件的俯視圖。
[0041]圖5是本發(fā)明實(shí)施例五提供的半導(dǎo)體器件的柵源電容的剖面示意圖。
【具體實(shí)施方式】
[0042]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下將結(jié)合本發(fā)明實(shí)施例中的附圖，通過【具體實(shí)施方式】，完整地描述本發(fā)明的技術(shù)方案。顯然，所描述的實(shí)施例是本發(fā)明的一部分實(shí)施例，而不是