具有屏蔽柵的溝槽柵功率器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體集成電路制造方法，特別是涉及一種具有屏蔽柵(ShieldGate Trench, SGT)的溝槽柵功率器件的制造方法。
【背景技術(shù)】
[0002]如圖1A至圖1F所示，是現(xiàn)有具有屏蔽柵的溝槽柵功率器件的制造方法各步驟中的器件結(jié)構(gòu)示意圖；這種方法是采用自下而上的方法形成具有屏蔽柵的溝槽柵結(jié)構(gòu)，包括如下步驟:
[0003]步驟一、如圖1A所示，提供一半導體襯底如硅襯底101 ;在半導體襯底101的表面形成硬質(zhì)掩模層102，硬質(zhì)掩模層102能采用氧化層，或采用氧化層加氮化層。之后采用光刻工藝對硬質(zhì)掩模層102進行刻蝕定義出柵極形成區(qū)域，之后再以硬質(zhì)掩模層102為掩模對半導體襯底101進行刻蝕形成深溝槽103。
[0004]步驟二、如圖1B所示，在深溝槽103的側(cè)面和底部表面形成氧化層104。
[0005]步驟三、如圖1C所示，在所述深溝槽103中填充源多晶硅，該源多晶硅即為作為屏蔽柵的多晶硅。
[0006]步驟四、如圖1D所示，將深溝槽103頂部區(qū)域的氧化層104去除。
[0007]步驟五、如圖1E所示，形成柵氧化層和多晶硅柵106。多晶硅柵106即為溝槽柵。
[0008]步驟六、如圖1F所示，形成阱區(qū)107，源區(qū)108，阱區(qū)接觸區(qū)109，層間膜110，接觸孔111，正面金屬層112，對正面金屬層112光刻分別形成源極和柵極，其中源極通過接觸孔和底部的源區(qū)108、阱區(qū)接觸區(qū)109以及源多晶硅105接觸，柵極通過接觸孔和多晶硅柵106接觸。
[0009]之后形成在半導體襯底101的背面形成漏區(qū)和背面金屬層。
[0010]現(xiàn)有方法中，多晶硅柵106的一個側(cè)面通過柵氧化層和阱區(qū)107隔離，阱區(qū)107的被多晶硅柵106側(cè)面覆蓋的表面用于形成溝道。由圖1F所示可知，上述現(xiàn)有方法形成的多晶硅柵106僅位于深溝槽頂部的側(cè)壁，這種具有側(cè)壁多晶硅結(jié)構(gòu)的垂直功率器件能夠增加工作電流；同時源多晶硅105填充于整個深溝槽中，源多晶硅105能形成良好的屏蔽，具有較小的底部電容，從而能減少源漏或柵漏的輸入電容，提高頻率特性。但是，上述現(xiàn)有方法中，多晶硅柵106的另一個側(cè)面和源多晶硅105之間隔離的氧化層即柵源隔離氧化層是和柵氧化層同時形成的，這使得柵源隔離氧化層和柵氧化層一樣薄，這會帶來較大的柵源漏電。

【發(fā)明內(nèi)容】

[0011]本發(fā)明所要解決的技術(shù)問題是提供一種具有屏蔽柵的溝槽柵功率器件的制造方法，能形成側(cè)壁多晶硅結(jié)構(gòu)的多晶硅柵，能提高柵源隔離氧化層的厚度、減少柵源漏電。
[0012]為解決上述技術(shù)問題，本發(fā)明提供的具有屏蔽柵的溝槽柵功率器件的制造方法包括如下步驟:
[0013]步驟一、提供一半導體襯底，在所述半導體襯底表面形成第一硬質(zhì)掩模層，采用光刻工藝定義出柵極形成區(qū)域，采用刻蝕工藝將所述柵極形成區(qū)域的所述第一硬質(zhì)掩模層去除。
[0014]步驟二、以刻蝕后的所述第一硬質(zhì)掩模層為掩模對所述半導體襯底進行刻蝕形成溝槽；去除所述第一硬質(zhì)掩模層。
[0015]步驟三、在所述溝槽的側(cè)面和底部表面依次形成柵介質(zhì)層和多晶硅柵，所述多晶硅柵將所述溝槽完全填充，所述多晶硅柵也延伸到所述溝槽外的所述半導體襯底表面。
[0016]步驟四、對所述多晶硅柵進行回刻，該回刻工藝將所述溝槽外部的所述多晶硅柵去除、將所述溝槽區(qū)域的所述多晶硅柵表面和所述半導體襯底表面相平。
[0017]步驟五、在所述半導體襯底表面形成第二硬質(zhì)掩模層，采用光刻工藝定義出深溝槽形成區(qū)域，所述深溝槽形成區(qū)域位于所述柵極形成區(qū)域中且小于所述柵極形成區(qū)域，采用刻蝕工藝將所述深溝槽形成區(qū)域外的所述第二硬質(zhì)掩模層去除。
[0018]以所述第二硬質(zhì)掩模層為掩模依次對所述深溝槽形成區(qū)域的所述多晶硅柵和所述多晶硅柵底部的所述半導體襯底進行刻蝕形成深溝槽。
[0019]步驟六、在所述深溝槽的側(cè)面和底部表面以及所述多晶硅柵的側(cè)面同時形成第一氧化層。
[0020]步驟七、進行源多晶硅生長，所述源多晶硅將形成有所述第一氧化層的所述深溝槽和所述溝槽完全填充。
[0021]進一步的改進是，步驟七之后，還包括如下步驟:
[0022]步驟八、將所述溝槽外的所述源多晶硅、所述第一氧化層和所述第二硬質(zhì)掩模層都去除并將所述半導體襯底表面露出。
[0023]步驟九、進行離子注入和熱退火推進工藝在所述半導體襯底中形成阱區(qū)，所述多晶硅柵從側(cè)面覆蓋所述阱區(qū)且被所述多晶硅柵側(cè)面覆蓋的所述阱區(qū)表面用于形成溝道。
[0024]步驟十、進行重摻雜的源注入在所述阱區(qū)表面形成源區(qū)。
[0025]步驟十一、在所述半導體襯底正面形成層間膜、接觸孔和正面金屬層，對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔和所述源區(qū)以及所述源多晶硅接觸，所述柵極通過接觸孔和所述多晶硅柵接觸。
[0026]步驟十二、對所述半導體襯底背面進行減薄并形成重摻雜的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層作為漏極。
[0027]進一步的改進是，所述半導體襯底為硅襯底，在所述硅襯底表面形成有硅外延層，所述深溝槽位于所述硅外延層內(nèi)。
[0028]進一步的改進是，所述柵介質(zhì)層為柵氧化層。
[0029]進一步的改進是，所述第一硬質(zhì)掩模層由氧化層組成或者由氧化層加氮化層組成；所述第二硬質(zhì)掩模層由氧化層組成或者由氧化層加氮化層組成。
[0030]進一步的改進是，步驟十一中所述接觸孔的開口形成后、金屬填充前，還包括在和所述源區(qū)相接觸的接觸孔的底部進行重摻雜注入形成阱區(qū)接觸區(qū)的步驟。
[0031]進一步的改進是，溝槽柵功率器件為溝槽柵功率MOSFET器件。
[0032]本發(fā)明通過自上而下的工藝流程，先形成頂部的多晶硅柵，再進一步刻蝕形成深溝槽，多晶硅柵采用側(cè)壁多晶硅結(jié)構(gòu)，這樣在形成源多晶硅之前，能在深溝槽的側(cè)面和底部表面以及多晶硅柵的側(cè)面同時形成第一氧化層，第一氧化層的底部作為源多晶硅和半導體襯底之間的隔離氧化層，而第一氧化層的頂部則作為多晶硅柵和源多晶硅之間的隔離氧化層即柵源隔離氧化層，相對于現(xiàn)有自下而上的方法，本發(fā)明的柵源隔離氧化層不必再受到較薄的柵氧化層的厚度的限制，從而能提高柵源隔離氧化層的厚度、減少柵源漏電。
[0033]本發(fā)明方法形成的多晶硅柵具有側(cè)壁多晶硅結(jié)構(gòu)，能夠增加垂直功率器件的工作電流。同時本發(fā)明方法形成的源多晶硅填充于整個深溝槽中，具有較小的底部電容，從而能減少源漏或柵漏的輸入電容，提高頻率特性。
【附圖說明】
[0034]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0035]圖1A-圖1F是現(xiàn)有具有屏蔽柵的溝槽柵功率器件的制造方法各步驟中的器件結(jié)構(gòu)示意圖；
[0036]圖2是本發(fā)明實施例方法流程圖；
[0037]圖3A-圖3P是本發(fā)明實施例方法各步驟中的器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0038]如圖2所示，是本發(fā)明實施例方法流程圖；如圖3A至圖3M所示，是本發(fā)明實施例方法各步驟中的器件結(jié)構(gòu)示意圖。本發(fā)明實施例中以溝槽4柵功率器件為溝槽4柵功率MOSFET器件為例進行說明，本發(fā)明實施例具有屏蔽柵的溝槽4柵功率器件的制造方法，包括如下步驟:
[0039]步驟一、如圖3A所示，提供一半導體襯底1，在所述半導體襯底1表面形成第一硬質(zhì)掩模層2a。所述第一硬質(zhì)掩模層2a由氧化層組成或者由氧化層加氮化層組成。
[0040]所述半導體襯底1為娃襯底，該娃襯底為表面形成有娃外延層的娃外延片，所述深溝槽6位于所述硅外延層內(nèi)。所述硅襯底的硅外延層的電導率是2歐姆.厘米?15歐姆?厘米，厚度為2微米?20微米，取決于芯片應用擊穿電壓要求，擊穿電壓范圍一般為20伏?200伏。
[0041]如圖3B所示，采用光刻工藝形成的光刻膠圖形3a定義出柵極形成區(qū)域，采用刻蝕工藝將所述柵極形成區(qū)域的所述第一硬質(zhì)掩模層2a去除。
[0042]步驟二、如圖3C所示，以刻蝕后的所述第一硬質(zhì)掩模層2a為掩模對所述半導體襯底1進行第一次各向異性刻蝕形成溝槽4。
[0043]步驟二、如圖3C所示，以刻蝕后的所述第一硬質(zhì)掩模層2a為掩模對所述半導體襯底1進行刻蝕形成溝槽4。
[0044]如圖