半導(dǎo)體堆疊封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)方法領(lǐng)域，尤其是半導(dǎo)體堆疊封裝方法。
【背景技術(shù)】
[0002]現(xiàn)有半導(dǎo)體堆疊封裝技術(shù)中，常用錫球作為疊層的連接載體。錫球尺寸一般比較大，這樣要求的間距也會大一些，以常規(guī)尺寸250微米錫球為例，間距通常需要350微米以上。這樣在點陣密集時候，必須擴(kuò)大封裝體尺寸來滿足要求。

【發(fā)明內(nèi)容】

[0003]鑒于現(xiàn)有技術(shù)中的上述缺陷或不足，本發(fā)明提供了一種半導(dǎo)體堆疊封裝方法。
[0004]本發(fā)明提供一種半導(dǎo)體堆疊封裝方法，包括:
[0005]在基板上表面形成金屬柱凸點，所述金屬柱凸點的上表面高于待裝載的第一芯片的上表面；
[0006]將所述第一芯片倒裝于所述基板的上表面；
[0007]在所述基板上表面形成第一塑封層，所述第一塑封層露出所述金屬柱凸點的頂部；
[0008]將第二芯片的功能區(qū)連接至所述金屬柱凸點；
[0009]在所述第一塑封層的上表面形成第二塑封層，所述第二塑封層包覆所述第二芯片;
[0010]在所述基板的下表面形成焊球或者可焊接膜層。
[0011]相比于現(xiàn)有技術(shù)，本發(fā)明的有益效果為:
[0012]本發(fā)明提供的一種半導(dǎo)體堆疊封裝方法，通過在基板上形成金屬柱凸點實現(xiàn)互聯(lián)，解除了現(xiàn)有封裝技術(shù)中錫球互聯(lián)的體積等限制問題，能夠?qū)崿F(xiàn)窄間距、高密度、大電流、低導(dǎo)通電阻等性能優(yōu)勢；在基板上形成金屬柱凸點，能夠簡化封裝工藝，減少回流次數(shù)，降低由于回流造成的基板漲縮等工藝風(fēng)險；可以整條基板制作，提高生產(chǎn)效率，降低生產(chǎn)成本。
【附圖說明】
[0013]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細(xì)描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯:
[0014]圖1為本發(fā)明提供的半導(dǎo)體堆疊封裝方法的流程示意圖；
[0015]圖2-圖9為本發(fā)明提供的半導(dǎo)體堆疊封裝方法的過程示意圖。
【具體實施方式】
[0016]下面結(jié)合附圖和實施例對本申請作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與發(fā)明相關(guān)的部分。
[0017]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細(xì)說明本申請。
[0018]參照圖1，本發(fā)明提供了一種半導(dǎo)體堆疊封裝方法，包括步驟:
[0019]S1:在基板上表面形成金屬柱凸點，金屬柱凸點的上表面高于待裝載的第一芯片的上表面；
[0020]S2:將第一芯片倒裝于基板上表面；
[0021]S3:在基板上表面形成第一塑封層，第一塑封層露出金屬柱凸點的頂部；
[0022]S4:將第二芯片的功能區(qū)連接至金屬柱凸點；
[0023]S5:在第一塑封層的上表面形成第二塑封層，第二塑封層包覆第二芯片；
[0024]S6:在基板的下表面形成焊球或者可焊接膜層。
[0025]實施步驟S1，如圖2所示，在基板1的上表面形成金屬柱凸點2，本申請中金屬柱凸點的高度根據(jù)后續(xù)待裝載的第一芯片的厚度而定。在基板的上表面形成金屬柱凸點之前，先在基板的上表面布線以及形成焊盤，整條基板上形成多個圖形，每個圖形所在的區(qū)域分別對應(yīng)形成半導(dǎo)體堆疊封裝。在后續(xù)的封裝中，基板上表面連接第一芯片；金屬柱凸點位于每個圖形邊緣的焊盤上，代替現(xiàn)有技術(shù)中的錫球以連接后續(xù)待裝載的第二芯片。
[0026]接著實施步驟S2，如圖3所示，將第一芯片3倒裝于基板1的上表面，金屬柱凸點2的上表面高于第一芯片3的上表面。
[0027]作為一種可選的實施方式，如圖2-圖3所示，本申請中金屬柱凸點2包括第一金屬柱21以及設(shè)置于第一金屬柱21上表面的第二金屬柱22。
[0028]可選的，第一金屬柱21的高度大于第二金屬柱22的高度，且第一金屬柱21的上表面不低于第一芯片3的上表面，這樣的設(shè)置確保通過金屬柱凸點連接第二芯片時，實現(xiàn)窄間距、高密度封裝的同時能夠有效地保證封裝結(jié)構(gòu)的物理穩(wěn)定性。當(dāng)然，在實際封裝中，在保證整個封裝的穩(wěn)定性以及電氣連接性能基礎(chǔ)上，第一金屬柱的上表面若稍微低于第一芯片的上表面的方式也可以實施。
[0029]進(jìn)一步地，第一金屬柱21的橫截面不小于第二金屬柱22的橫截面。
[0030]進(jìn)一步地，第二金屬柱22的上表面為平面，即金屬柱凸點2為平頭凸點，用以避免接下來的模塑底部填充時塑封料流入，而影響金屬柱凸點后續(xù)封裝的焊接性能。
[0031]—般，凸點材料為具有高導(dǎo)電和高熔點的金屬材料，如銅、錫。優(yōu)選地，本申請中第一金屬柱21優(yōu)選為銅柱或者銅合金柱，第二金屬柱22為錫柱或錫合金柱。
[0032]在后續(xù)的封裝中，第二芯片的功能區(qū)倒裝連接至金屬柱凸點的表面時第二金屬柱的頂部回流焊接。本發(fā)明中第一金屬柱的高度大于第二金屬柱，且第一金屬柱的上表面不低于第一芯片的上表面，一方面有利于保證封裝的穩(wěn)定性，另一方面有利于保證良好的電性能以及第二芯片與金屬柱凸點的表面相連接時的焊接性能。
[0033]本申請中在基板的上表面形成金屬柱凸點實現(xiàn)互聯(lián)，能夠解除現(xiàn)有封裝技術(shù)中錫球互聯(lián)的體積等限制問題；并且使用兩層不同材料的金屬柱相連形成金屬柱凸點相對于錫球有更好的電性能；此外，與第二芯片連接的第二金屬柱為錫柱或錫合金柱，以確保第二芯片與金屬柱凸點表面回流焊接的性能。
[0034]實施步驟S3，參照圖4，在基板1上表面形成第一塑封層4，第一塑封層4露出金屬柱凸點2的頂部，金屬柱凸點2的高度高于第一塑封層4的高度是為了接下來的步驟中與第二芯片進(jìn)行連接時使用。
[0035]本申請中，芯片的封裝采用模塑底部填充技術(shù)，將第一芯片以塑封底填料固定于基板上并且包封在第一塑封層內(nèi)部。
[0036]作為一種可選的實施方式，如圖4-圖5所示，在基板上表面形成第一塑封層4，第一塑封層4包覆第一芯片3和金屬柱凸點2，第一塑封層4的上表面高于金屬柱凸點2的上表面；對第一塑封層4的上表面進(jìn)行打磨或蝕刻，露出第二金屬柱22的部分高度，即錫柱或錫合金柱的頂部。
[0037]或者，如圖5所示，在基板1上表面形成第一塑封層4，第一塑封層4填充于第一芯片3、金屬柱凸點2以及基板1之間且包覆第一芯片3，即在形成第一塑封層4時就露出金屬柱凸點2的頂部，無需對第一塑封層進(jìn)行研磨或者等離子刻蝕等方式露出金屬柱凸點的頂層；第一塑封層4的上表面高于第一芯片3的上表面且低于金屬柱凸點2的上表面，即露出錫柱或錫合金柱的部分高度。
[0038]進(jìn)一步地，實施步驟S4，如圖6所示，將第二芯片5的功能區(qū)連接至金