半導(dǎo)體發(fā)光裝置的制造方法
【專利說明】半導(dǎo)體發(fā)光裝置
[0001][相關(guān)申請(qǐng)案]
[0002]本申請(qǐng)案享受以日本專利申請(qǐng)2014-186899號(hào)(申請(qǐng)日:2014年9月12日)為基礎(chǔ)申請(qǐng)案的優(yōu)先權(quán)。本申請(qǐng)案以參照該基礎(chǔ)申請(qǐng)案的方式包含基礎(chǔ)申請(qǐng)案的全部內(nèi)容。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體發(fā)光裝置。
【背景技術(shù)】
[0004]在無發(fā)光層的區(qū)域設(shè)置有用于引線鍵合的電極墊的構(gòu)造的發(fā)光元件中，發(fā)光區(qū)域變小相當(dāng)于該電極墊的量。因此，期望有效活用發(fā)光區(qū)域來作為使光輸出提高的對(duì)策。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施方式提供一種可實(shí)現(xiàn)較高光輸出的半導(dǎo)體發(fā)光裝置。
[0006]根據(jù)實(shí)施方式，半導(dǎo)體發(fā)光裝置包括:襯底，具有導(dǎo)電性；第一半導(dǎo)體層；第二半導(dǎo)體層，設(shè)置在所述襯底與所述第一半導(dǎo)體層之間；發(fā)光層，設(shè)置在所述第一半導(dǎo)體層與所述第二半導(dǎo)體層之間；第一電極，設(shè)置在所述第一半導(dǎo)體層的與所述發(fā)光層為相反側(cè)的表面；第一電極墊，設(shè)置在所述第一半導(dǎo)體層的所述表面，且與所述第一電極連接；第二電極；第二電極墊；及第三電極。所述第二電極設(shè)置在所述襯底與所述第二半導(dǎo)體層之間，并且包含未由所述第二半導(dǎo)體層、所述發(fā)光層及所述第一半導(dǎo)體層覆蓋的區(qū)域。所述第二電極墊設(shè)置在所述第二電極的所述區(qū)域，與所述第二電極連接，且面積比所述第一電極墊小。所述第三電極設(shè)置在所述襯底的與所述第二電極為相反側(cè)的表面。
【附圖說明】
[0007]圖1 (a)及圖1 (b)是實(shí)施方式的半導(dǎo)體發(fā)光裝置的示意剖視圖。
[0008]圖2是實(shí)施方式的半導(dǎo)體發(fā)光裝置的示意俯視圖。
[0009]圖3(a)及圖3(b)是另一實(shí)施方式的半導(dǎo)體發(fā)光裝置的示意剖視圖。
【具體實(shí)施方式】
[0010]以下，參照附圖對(duì)實(shí)施方式進(jìn)行說明。另外，各附圖中，對(duì)于相同要素標(biāo)注相同符號(hào)。
[0011]圖1(a)及圖1(b)是實(shí)施方式的半導(dǎo)體發(fā)光裝置的示意剖視圖。
[0012]圖2是實(shí)施方式的半導(dǎo)體發(fā)光裝置的示意俯視圖。另外，圖1(a)表示圖2中的A-A’的剖視圖，圖1 (b)表示圖2中的B-B’的剖視圖。
[0013]實(shí)施方式的半導(dǎo)體發(fā)光裝置包括半導(dǎo)體芯片110。半導(dǎo)體芯片110包含襯底10、第一半導(dǎo)體層n、第二半導(dǎo)體層12、發(fā)光層20、第一電極31、第二電極32、第三電極33、第一電極墊41、及第二電極墊42。
[0014]襯底10具有導(dǎo)電性。襯底10例如為摻雜有雜質(zhì)的硅襯底。在襯底10上，設(shè)置有第一半導(dǎo)體層11。在襯底10與第一半導(dǎo)體層11之間，設(shè)置有第二半導(dǎo)體層12。在第一半導(dǎo)體層11與第二半導(dǎo)體層12之間，設(shè)置有發(fā)光層20。第一半導(dǎo)體層n、第二半導(dǎo)體層12、及發(fā)光層20例如包含氮化物半導(dǎo)體。例如，第一半導(dǎo)體層11包含η型GaN，第二半導(dǎo)體層12包含p型GaN。發(fā)光層20包含發(fā)出藍(lán)光、紫光、藍(lán)紫光、紫外光等的材料。發(fā)光層20的發(fā)光峰波長例如為430?470nmo
[0015]在第一半導(dǎo)體層11的與發(fā)光層20為相反側(cè)的表面，分別設(shè)置有第一電極31及第一電極墊41。第一電極墊41可與半導(dǎo)體芯片110的外部電連接。第一電極31例如為η側(cè)電極，且與外部電路的陰極端子電連接。
[0016]如圖2所不，第一電極31及第一電極墊41設(shè)置在第一半導(dǎo)體層11的上表面。第一電極31與第一電極墊41連接，且在第一半導(dǎo)體層11的上表面向多個(gè)方向延伸。第一電極31的延伸方向及根數(shù)為任意。
[0017]如圖1(a)及圖1(b)所示，在襯底10與第二半導(dǎo)體層12之間，設(shè)置有第二電極32。第二電極32與第二半導(dǎo)體層12相接，且與第二半導(dǎo)體層12電連接。第二電極32與襯底10電連接。第二電極32例如為ρ側(cè)電極，且與外部電路的陽極端子電連接。
[0018]第二電極32包含未由第二半導(dǎo)體層12、發(fā)光層20及第一半導(dǎo)體層11覆蓋的區(qū)域，且在該區(qū)域，設(shè)置有第二電極墊42。第二電極墊42與第二電極32電連接。第二電極墊42可與半導(dǎo)體芯片110的外部電連接。
[0019]如圖2所示，半導(dǎo)體芯片110的平面外形形狀例如形成為四邊形，第二電極墊42設(shè)置在該四邊形的角部(半導(dǎo)體芯片110的上表面的端部)。第二電極墊42的面積小于第一電極墊41的面積。另外，這里所謂的“面積”表示從第一半導(dǎo)體層11朝第二半導(dǎo)體層12觀察時(shí)的面積(圖2的俯視時(shí)的面積)。
[0020]如圖1 (a)及圖1 (b)所示，在襯底10的與第二電極32為相反側(cè)的表面，設(shè)置有第三電極33。第三電極33與第二電極32同樣地例如為ρ側(cè)電極，且與外部電路的陽極端子電連接。
[0021]第三電極33經(jīng)由襯底10、接合金屬60及第二電極32而與第二半導(dǎo)體層12及第二電極墊42分別電連接。第三電極33可與半導(dǎo)體芯片110的外部電連接。第二半導(dǎo)體層12可經(jīng)由第二電極墊42及第三電極33的至少任一者而與外部電連接。
[0022]根據(jù)本實(shí)施方式，在安裝時(shí)，第一電極墊41連接于陰極端子，第三電極33連接于陽極端子。而且，第二電極墊42用作特性檢查用測(cè)定端子。經(jīng)由接觸于第一電極墊41的測(cè)定用探針與接觸于第二電極墊42的測(cè)定用探針對(duì)發(fā)光層20供給電流，使發(fā)光層20發(fā)光，而進(jìn)行各種檢查。這時(shí)，比起使探針接觸于半導(dǎo)體芯片110的正面背面的墊41、33，使探針接觸于同一面?zhèn)鹊膲|41、42可將檢查所需的時(shí)間縮短為1/10?1/3。
[0023]在實(shí)際使用時(shí)，經(jīng)由第一電極墊41與第三電極33對(duì)發(fā)光層20供給電流。在第二電極墊42未鍵合引線。由此，第二電極墊42的面積可縮小至能夠進(jìn)行使用探針的特性檢查的最小限度的大小。因此，比起使用第二電極墊42作為引線的鍵合墊時(shí)，可將第二電極墊42的面積大幅縮小。
[0024]引線的鍵合墊需要用于將引線(例如Au線)以適當(dāng)?shù)慕雍蠌?qiáng)度及接合面積進(jìn)行鍵合的某程度的面積。在相同芯片尺寸的情況下，如果無發(fā)光層20的區(qū)域的鍵合墊的面積變大，那么相對(duì)地發(fā)光層20的面積變小，光輸出下降。
[0025]與此相對(duì)，根據(jù)本實(shí)施方式，第二電極墊42為測(cè)定用，因此可將面積縮小。由此，能夠有效活用發(fā)光區(qū)域，可將發(fā)光層20的面積擴(kuò)大至與半導(dǎo)體芯片110的面積同等的大小。即，可實(shí)現(xiàn)較高光輸出。
[0026]除此以外，通過設(shè)置第二電極墊42用于特性檢查，可將特性檢查所耗費(fèi)的時(shí)間大幅縮短。例如，使用第一電極墊41與第三電極33實(shí)施特性檢查。這時(shí)，第一電極墊41及第三電極33分別設(shè)置在彼此相反方向的面。因此，當(dāng)進(jìn)行特性檢查時(shí)，移動(dòng)半導(dǎo)體芯片110等作業(yè)會(huì)成為浪費(fèi)時(shí)間的原因。
[0027]與此相對(duì)，根據(jù)本實(shí)施方式，使用第一電極墊41與第二電極墊42實(shí)施特性檢查。第一電極墊41及第二電極墊42分別設(shè)置在同一方向的面，因此能夠以短時(shí)間進(jìn)行特性檢查。
[0028]在襯底10與第二電極32之間，例如設(shè)置有接合金屬(金屬層)60。接合金屬60與襯底10及第二電極32分別相接且電連接。由此，在設(shè)置有所述第二電極墊42而發(fā)光層20的面積擴(kuò)大的情形時(shí)，也可經(jīng)由接合金屬60對(duì)第二電極32均勻地供給電流，從而可提高光特性。
[0029]在第二半導(dǎo)體層12與第二電極32之間，設(shè)置有高電阻區(qū)域70 (電流阻止區(qū)域)。高電阻區(qū)域70例如通過第二半導(dǎo)體層12的表面的氧化而形成。高電阻區(qū)域70的電阻高于第二半導(dǎo)體層12的電阻。S卩，高電阻區(qū)域70比第二半導(dǎo)體層12更難讓電流流過。
[0030]這里，從第一半導(dǎo)體層11向襯底10的方向觀察時(shí)，將第一電極31及第一電極墊41分別與第二半導(dǎo)體層12的表面重疊的部分設(shè)為第一區(qū)域P1。將第一電極31及第一電極墊41分別不與第二半導(dǎo)體層12的表面重疊的部分設(shè)為第二區(qū)域P2。高電阻區(qū)域70與第一區(qū)域P1的整個(gè)區(qū)域及第二區(qū)域P2的一部分區(qū)域相接而設(shè)置。
[0031]例如，從發(fā)光層20放出的光可經(jīng)由第一半導(dǎo)體層11提取到外部。與此相對(duì)，第一電極31及第一電極墊41分別不讓光透過。因此，向第一電極31及第一電極墊41分別放出的光無法提取到外部。
[0032]根據(jù)本實(shí)施方式，在第一區(qū)域P1上設(shè)置有高電阻區(qū)域70。由此，可限制對(duì)高電阻區(qū)域70上的第二半導(dǎo)體層12供給的電流。因此，可抑制向第一電極31及第一電極墊41分別放出的光。