半導(dǎo)體器件及其制備方法和應(yīng)用
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體材料技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其制備方法和應(yīng)用。
【【背景技術(shù)】】
[0002]微電子信息處理的速度迅速發(fā)展，在硅材料上發(fā)展起來的集成電路已成為發(fā)展電子計(jì)算機(jī)、通信和自動(dòng)控制等信息技術(shù)的關(guān)鍵。隨著信息技術(shù)的日益發(fā)展，對(duì)信息的傳遞速度、儲(chǔ)存能力、處理功能提出更高要求，但Si集成電路受到Si中電子運(yùn)動(dòng)速度的限制，其器件尺寸已逐步趨向極限。如果能在硅芯片中引入光電子技術(shù)，用光波代替電子作為信息載體，則可大大地提高信息傳輸速度和處理能力，使電子計(jì)算機(jī)、通信和顯示等信息技術(shù)發(fā)展到一個(gè)全新的階段。所以要有所突破，實(shí)現(xiàn)光電集成是必由之路。
[0003]從集成電路的光電集成的發(fā)展和研究歷史來看，嘗試了幾個(gè)不同的光電集成的研究路線，如70年代興起的GaAs基微電子和光電子的的集成研究，經(jīng)過二十幾年的努力，由于GaAs基微電子器件的鈍化和成本問題,宣布GaAs基的光電集成失?。?0年代初,轟轟烈烈的Si上生長(zhǎng)GaAs材料試圖解決光電器件和Si大規(guī)模集成電路集成的瓶頸。然而由于GaAs和Si的固有晶格失配與熱失配問題，使得GaAs激光器中的位錯(cuò)急劇增加，導(dǎo)致激光器壽命較短、整個(gè)電路失效的尷尬；在硅片上實(shí)現(xiàn)Si基光電集成，但由于硅具有間接帶隙，這種間接躍遷的幾率非常小，使硅的發(fā)光效率很低，多年來，為了克服硅材料發(fā)光效率低的問題，實(shí)現(xiàn)硅片上光電子集成，目前尚未有重大突破。
[0004]絕大部分半導(dǎo)體分立元件和集成電路是由硅制造的，大部分發(fā)光器件是由化合物基材料制造的，兩者在各自方面均具有適合的材料物理性能、成熟的工藝和合適的產(chǎn)業(yè)成本。光電集成如果采用硅基材料與GaAs基材料的集成，則具有巨大的優(yōu)勢(shì)。但由于GaAs和Si的固有晶格失配與熱失配問題，使得在后續(xù)器件工作狀態(tài)時(shí)，GaAs系材料中的位錯(cuò)急劇增加，導(dǎo)致器件性能快速下降，工作壽命大幅下降，如何解決兩者間固有的晶格失配和熱應(yīng)力失配問題，成為這種光電集成方式的關(guān)鍵所在。
【
【發(fā)明內(nèi)容】
】
[0005]本發(fā)明的目的在于提供一種半導(dǎo)體器件，該半導(dǎo)體器件能夠解決硅基材料與GaAs基材料晶格適配和熱應(yīng)力適配的問題。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明采用下述技術(shù)方案:
[0007]一種半導(dǎo)體器件，包括:
[0008]??圭基材料基片；
[0009]隔離層，其形成于所述基片表面，所述隔離層的材料為金屬材料或介質(zhì)材料；
[0010]化合物基半導(dǎo)體外延材料層，其外延生長(zhǎng)于所述隔離層表面。
[0011 ] 在一些實(shí)施例中，所述硅基材料為Si或SOI或GeSi中的任意一種。
[0012]在一些實(shí)施例中，所述金屬材料包括但不限于鑰、鎳、鉭、鉬、鈦、鎢、鉻中的一種或多種的組合；所述介質(zhì)材料包括但不限于Si02、Ti02、Al203、Ti305、Zr02、Ta205、SiN、AlN中的一種或多種的組合。
[0013]在一些實(shí)施例中，所述化合物基半導(dǎo)體外延材料層為IIIV族化合物材料外延層，所述IIIV族化合物材料外延層材料包括GaAs、InGaAlAs、InGaAlP材料或GaAsP中的至少一種。
[0014]在一些實(shí)施例中，所述化合物基半導(dǎo)體外延材料層的厚度為10nm?15um。
[0015]在一些實(shí)施例中，所述化合物基半導(dǎo)體外延材料層的最小尺寸方向的寬度小于50微米。
[0016]在一些實(shí)施例中，所述半導(dǎo)體器件制備于所述基片部分表面。
[0017]另外，本發(fā)明還提供了一種半導(dǎo)體器件的制備方法，包括下述步驟:
[0018]提供一5圭基材料基片；
[0019]在所述基片表面制備形成隔離層，且所述隔離層具有開口區(qū)域，所述隔離層的材料為金屬材料或介質(zhì)材料；
[0020]在所述隔離層開口區(qū)域外延生長(zhǎng)化合物基半導(dǎo)體外延材料層，并通過側(cè)向外延方式生長(zhǎng)至所述隔離層表面，外延形成材料結(jié)構(gòu)層；
[0021 ] 在所述化合物基半導(dǎo)體外延材料層表面制備腐蝕阻擋層；
[0022]腐蝕未被所述腐蝕阻擋層保護(hù)的化合物基半導(dǎo)體外延材料層；
[0023]清洗所述腐蝕阻擋層，得到所述半導(dǎo)體器件。
[0024]在一些實(shí)施例中，所述金屬材料包括但不限于鑰、鎳、鉭、鉬、鈦、鎢、鉻中的一種或多種的組合；所述介質(zhì)材料包括但不限于Si02、Ti02、Al203、Ti305、Zr02、Ta205、SiN、AlN中的一種或多種的組合。
[0025]在一些實(shí)施例中，所述腐蝕阻擋層包括光刻膠或金屬材料或介質(zhì)材料；所述金屬材料包括但不限于鎳、鉭、鉬、鈦、鎢、鉻中的一種或多種的組合；所述介質(zhì)材料包括但不限于 Si02、T12, Al2O3, Ti3O5, ZrO2, Ta2O5, SiN、AlN 中的一種或多種的組合。
[0026]在一些實(shí)施例中，所述化合物基半導(dǎo)體外延材料層的最小尺寸方向的寬度小于50微米。
[0027]此外，本發(fā)明還提供了上述半導(dǎo)體器件在集成電路中的應(yīng)用。
[0028]采用上述技術(shù)方案，本發(fā)明的有益效果在于:
[0029]本發(fā)明提供的半導(dǎo)體器件包括依次形成的硅基材料基片、隔離層、化合物基半導(dǎo)體外延材料層，其中，所述隔離層的材料為金屬材料或介質(zhì)材料，本發(fā)明提供的半導(dǎo)體器件，通過在硅基襯底與化合物基半導(dǎo)體外延材料層之間建立隔離層，從而構(gòu)建了硅基襯底與化合物基半導(dǎo)體外延材料層之間的晶格失配產(chǎn)生應(yīng)力的緩沖層，這樣，該半導(dǎo)體器件在工作時(shí)，硅基襯底與化合物基半導(dǎo)體外延材料兩者晶格失配與熱失配問題產(chǎn)生的大的應(yīng)力問題得到良好隔離，半導(dǎo)體器件工作壽命延長(zhǎng)。
【【附圖說明】】
[0030]圖1為本發(fā)明提供的半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0031]圖2a為本發(fā)明實(shí)施例提供的在基片表面通過工藝制備形成隔離層的結(jié)構(gòu)示意圖；
[0032]圖2b為本發(fā)明實(shí)施例提供的在所述隔離層開口區(qū)域外延生長(zhǎng)化合物基半導(dǎo)體外延材料層的結(jié)構(gòu)示意圖；
[0033]圖2c為本發(fā)明實(shí)施例提供的在所述化合物基半導(dǎo)體外延材料層表面制備腐蝕阻擋層的結(jié)構(gòu)示意圖；
[0034]圖2d為本發(fā)明實(shí)施例提供的腐蝕未被所述腐蝕阻擋層保護(hù)的化合物基半導(dǎo)體外延材料層的結(jié)構(gòu)示意圖；
[0035]圖3為本發(fā)明提供的制備半導(dǎo)體器件的步驟流程圖。
【【具體實(shí)施方式】】
[0036]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及具體實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0037]在申請(qǐng)文件中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0038]請(qǐng)參閱圖1，圖1為本發(fā)明實(shí)施例提供的半導(dǎo)體器件的結(jié)構(gòu)示意圖100，從圖1中可見，半導(dǎo)體器件100包括硅基材料基片110、隔離層120、化合物基半導(dǎo)體外延材料層130。
[0039]其中，硅基材料基片110優(yōu)選為Si或SOI (Silicon-On-1nsulator，絕緣襯底上的石圭)或GeSi中的任意一種。
[0040]隔離層120通過工藝制備形成于基片110上，隔離層120的材料為金屬材料或介質(zhì)材料。
[0041]可以理解，隔離層120形成于基片110部分表面(請(qǐng)參閱圖2)，此時(shí)隔離層120具有開口區(qū)域121。
[0042]優(yōu)選地，金屬材料包括但不限于鑰、鎳、鉭、鉬、鈦、鎢、鉻中的一種或多種的組合；介質(zhì)材料為包括但不限于Si02、T12, A1203、Ti3O5, ZrO2, Ta2O5, SiN、AlN中的一種或多種的組合。
[0043]化合物基半導(dǎo)體外延材料層130其外延生長(zhǎng)于所述隔離層120的表面。優(yōu)選地，化合物基半導(dǎo)體外延材料層130為IIIV族化合物材料外延層,所述IIIV族化合物材料外延層130材料包括GaAs、InGaAlAs、InGaAlP材料或GaAsP中的至少一種或其組合。
[0044]進(jìn)一步地，化合物基半導(dǎo)體外延材料層130的厚度為10nm?15um。
[0045]進(jìn)一步地，由于受側(cè)向外延尺度的影響，所述化合物基半導(dǎo)體外延材料層的最小尺寸方向的寬度小于50微米。
[0046]可以理解，上述半導(dǎo)體器件制備于所述基片110的部分表面。
[0047]請(qǐng)參閱圖3，為本發(fā)明提供的種半導(dǎo)體器件的制備方法的步驟流程圖300，包括下述步驟:
[0048]步驟S310:提供一硅基材料基片110 ；
[0049]步驟S320:在基片110表面通過工藝制備形成隔離層120，且所述隔離層120具有開口區(qū)域121 ；
[0050]請(qǐng)參閱圖2a，為本發(fā)明實(shí)施例提供的在基片110表面通過工藝制備形成隔離層120的結(jié)構(gòu)示意圖。
[0051]優(yōu)選地，所述隔離層120的材料為金屬材料或介質(zhì)材料。優(yōu)選地