嵌入式鍺硅的制備方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及嵌入式鍺硅源漏技術(shù)，尤其涉及一種嵌入式鍺硅的制備方法。
【背景技術(shù)】
[0002] 在65納米及65納米以下半導(dǎo)體制造工藝中，嵌入式SiGe源漏技術(shù)（Embedding SiGe)得到廣泛關(guān)注。嵌入式SiGe源漏技術(shù)主要通過在溝道中產(chǎn)生單軸壓應(yīng)力來提高 PM0SFET的空穴遷移率，從而提高電流驅(qū)動(dòng)能力。嵌入式SiGe源漏技術(shù)的原理大致如下： 在硅（Si)襯底上刻蝕凹槽，選擇性地在凹槽內(nèi)外延生長SiGe層，因 SiGe的晶格常數(shù)與Si 不匹配，在垂直溝道的方向上，Si晶格受到拉伸產(chǎn)生張應(yīng)力；在沿溝道的方向上，Si晶格受 到壓縮產(chǎn)生壓應(yīng)力，從而提高了空穴遷移率。此外，由于SiGe具有較小的電阻率，可提高電 流驅(qū)動(dòng)能力。
[0003] 在嵌入式SiGe源漏技術(shù)中，SiGe內(nèi)的Ge含量是影響較大的因素之一，這是因?yàn)?SiGe薄膜中的應(yīng)變能（或者應(yīng)力）隨著層厚的增加而增加，當(dāng)薄膜的厚度超過某一臨界厚 度h。時(shí)，SiGe將不能形成很好的單晶結(jié)構(gòu)，在生長過程中就會(huì)發(fā)生弛豫，薄膜中積累的應(yīng)變 能會(huì)引起晶面滑移，使界面原子排列錯(cuò)開，應(yīng)變能急劇釋放，以失配位錯(cuò)或者表面起伏的形 式釋放出來，從而在薄膜中產(chǎn)生大量缺陷。
[0004] 臨界厚度h。與SiGe薄膜的生長條件相關(guān)，而SiGe薄膜中的Ge濃度是對(duì)薄膜生 長條件影響最大的因素之一。Ge含量越大，SiGe薄膜的臨界厚度越小。此外，晶體表面生 長時(shí)，會(huì)受到表面能和應(yīng)變能的共同作用。晶體表面能使得表面更加平整，而應(yīng)變能則使表 面更加粗糙。在生成應(yīng)變SiGe薄膜時(shí)，由于薄膜內(nèi)急劇應(yīng)變，薄膜表面生長受到應(yīng)變能作 用，往往生成島狀的粗糙表面。因此，在生長應(yīng)變SiGe材料時(shí)，既要合理控制Ge的濃度，設(shè) 計(jì)薄膜生長厚度，又要嚴(yán)格控制生長條件，減少島狀生長，提高器件材料的生長質(zhì)量。
[0005] 在硅襯底上的凹槽形成后，常用的嵌入式鍺硅的制備方法主要包括以下步驟：
[0006] 1.外延前清洗（Pre-clean);
[0007] 2. HC1 腔體原位（in-situ)腐蝕；
[0008] 3.外延生長前的H2烘烤（>700°C );
[0009] 4. SiGe 沉積（~60(TC )。
[0010] 但是，上述方法生成的嵌入式鍺硅的膜層質(zhì)量較差，往往包含較多的位錯(cuò)缺陷，可 能會(huì)影響PM0S晶體管的性能。

【發(fā)明內(nèi)容】

[0011] 本發(fā)明要解決的技術(shù)問題是提供一種嵌入式鍺硅的制備方法，能夠得到低缺陷和 粗糙度良好的娃表面，從而能夠形成低位錯(cuò)缺陷的嵌入式SiGe。
[0012] 為解決上述技術(shù)問題，本發(fā)明提供了一種嵌入式鍺硅的制備方法，包括：
[0013] 提供硅襯底，該襯底上形成有PM0S晶體管的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)兩側(cè)的硅襯 底內(nèi)形成有凹槽；
[0014] 使用原子層沉積在所述凹槽內(nèi)形成硅籽晶層；
[0015] 在所述凹槽內(nèi)沉積SiGe層，所述SiGe層位于該硅籽晶層上并填滿所述凹槽。
[0016] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述硅籽晶層的厚度為20A~200A.
[0017] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，在使用原子層沉積形成所述硅籽晶層之后，沉積所述 SiGe層之前，該方法還包括：采用選擇性刻蝕去除原子層沉積時(shí)形成在所述凹槽以外的非 晶石圭。
[0018] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述選擇性刻蝕使用的反應(yīng)物為HC1。
[0019] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，米用SiH4或Si2H6在H 2氣氛下使用原子層沉積形成所 述石圭籽晶層。
[0020] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述H2的流量為5slm~35slm，所述原子層沉積的反 應(yīng)溫度為550°C~700°C。
[0021] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，在使用原子層沉積形成所述硅籽晶層之前，該方法還 包括：對(duì)所述凹槽的表面進(jìn)行腐蝕。
[0022] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，采用HC1、Cl2、或者HC1和Cl2的混合氣體對(duì)所述凹槽 的表面進(jìn)行腐蝕。
[0023] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，對(duì)所述凹槽的表面進(jìn)行腐蝕之后，在使用原子層沉積 形成所述硅籽晶層之前，該方法還包括：在吸氧氣氛中對(duì)所述硅襯底進(jìn)行烘烤，以移除所述 凹槽表面的氧元素。
[0024] 根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述吸氧氣氛為H2氣氛或D2氣氛。
[0025] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：
[0026] 本發(fā)明實(shí)施例的嵌入式鍺硅的制備方法中，在沉積SiGe層之前，使用原子層沉積 (ALD)在凹槽內(nèi)生成硅籽晶層（seed layer)，從而在凹槽內(nèi)得到低缺陷和粗糙度良好的硅 表面，有利于形成低位錯(cuò)缺陷的嵌入式SiGe。
【附圖說明】
[0027] 圖1是根據(jù)本發(fā)明的嵌入式鍺硅的制備方法的實(shí)施例的流程示意圖；
[0028] 圖2至圖5是根據(jù)本發(fā)明的嵌入式鍺硅的制備方法的實(shí)施例中各個(gè)步驟對(duì)應(yīng)的剖 面結(jié)構(gòu)示意圖；
[0029] 圖6是根據(jù)本發(fā)明的嵌入式鍺硅的制備方法的實(shí)施例中硅籽晶層的成膜工藝示 意圖。
【具體實(shí)施方式】
[0030] 下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明作進(jìn)一步說明，但不應(yīng)以此限制本發(fā)明的保 護(hù)范圍。
[0031] 參考圖1，本實(shí)施例的嵌入式鍺硅的制備方法包括如下步驟：
[0032] 步驟S11，提供硅襯底，該襯底上形成有PM0S晶體管的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)兩 側(cè)的硅襯底內(nèi)形成有凹槽；
[0033] 步驟S12，使用原子層沉積在所述凹槽內(nèi)形成硅籽晶層；
[0034] 步驟S13,在所述凹槽內(nèi)沉積SiGe層，所述SiGe層位于該娃籽晶層上并填滿所述 凹槽。
[0035] 下面結(jié)合圖2至圖5對(duì)該方法進(jìn)行詳細(xì)說明。
[0036] 首先參考圖2,提供硅襯底10,該硅襯底10可以包括NM0S晶體管區(qū)域和PM0S晶 體管區(qū)域。該硅襯底10內(nèi)可以形成有隔離結(jié)構(gòu)11。在NM0S晶體管區(qū)域和PM0S晶體管區(qū) 域內(nèi)的硅襯底10的表面上，分別形成有NM0S晶體管和PM0S晶體管的柵極結(jié)構(gòu)13。柵極結(jié) 構(gòu)1