一種像素驅(qū)動(dòng)電路及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種有機(jī)電致發(fā)光器件的驅(qū)動(dòng)領(lǐng)域，具體涉及一種像素驅(qū)動(dòng)電路及其制備方法。
【背景技術(shù)】
[0002]目前，像素驅(qū)動(dòng)電路的制作方法是在玻璃基板上采用化學(xué)氣相沉積一層非晶硅，然后通過激光晶化形成多晶硅，然后依次沉積柵絕緣層和柵極層以形成晶體管(TFT)結(jié)構(gòu)。像素驅(qū)動(dòng)電路一般由開關(guān)TFT和驅(qū)動(dòng)TFT兩種構(gòu)成，開關(guān)TFT和驅(qū)動(dòng)TFT對(duì)特性參數(shù)有不同的要求，例如開關(guān)TFT需求更高的迀移率和更快的導(dǎo)通速度，而驅(qū)動(dòng)TFT—般不需要很高迀移率但需要較大的亞閾值斜率。
[0003]現(xiàn)有的像素驅(qū)動(dòng)電路結(jié)構(gòu)如圖6所示，包括I為源漏極，2為驅(qū)動(dòng)TFT溝道，3為開關(guān)TFT溝道，4為柵極層，5為電容上極板，6為互連線層，7柵介質(zhì)層，8為電容介質(zhì)層，9為層間介質(zhì)層，該像素驅(qū)動(dòng)電路中的所有TFT均在同一層構(gòu)建，而因此很難對(duì)開關(guān)TFT和驅(qū)動(dòng)TFT特性分別控制，只能對(duì)TFT參數(shù)取折中考慮，但隨著PPI的提高或顯示屏尺寸的增大將無法滿足需要。另一方面，由于折中考慮將驅(qū)動(dòng)TFT設(shè)定為長(zhǎng)溝道TFT，版圖設(shè)計(jì)上需要較大的空間，因此對(duì)于提高PPI可能要升級(jí)至更高精度的工藝設(shè)備。

【發(fā)明內(nèi)容】

[0004]為此，本發(fā)明所要解決的是現(xiàn)有驅(qū)動(dòng)電路中所有TFT均在同一層構(gòu)建導(dǎo)致其特性降低問題，本發(fā)明提供一種像素驅(qū)動(dòng)電路，其包括疊加設(shè)置的第一 TFT層、第二 TFT層和像素電容，三層結(jié)構(gòu)疊加設(shè)置布局，可以針對(duì)開關(guān)TFT和驅(qū)動(dòng)TFT對(duì)特性不同的需求，將開關(guān)TFT和驅(qū)動(dòng)TFT分別制備，同時(shí)可以有效減少像素電路的版圖面積。
[0005]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案如下:
[0006]一種像素驅(qū)動(dòng)電路，包括基板，形成在基板上的TFT層和像素存儲(chǔ)電容，所述的TFT層包括第一 TFT層和第二 TFT層，所述第一 TFT層和第二 TFT層之間設(shè)有隔離層，所述隔離層中設(shè)有若干貫穿所述隔離層的第一互連通孔，所述第一互連通孔內(nèi)設(shè)有導(dǎo)電材料使所述第一 TFT層和第二 TFT層實(shí)現(xiàn)電氣連接；
[0007]所述的像素存儲(chǔ)電容形成在所述第二TFT層遠(yuǎn)離所述隔離層的一側(cè)，并通過設(shè)置第三互連通孔使像素電容與第二 TFT層實(shí)現(xiàn)電氣連接。
[0008]具體地，所述第一TFT層包括:
[0009]第一半導(dǎo)體層:設(shè)置在所述基板上，包括第一源漏極和第一溝道區(qū)；
[0010]第一柵介質(zhì)層，設(shè)置在所述基板上，覆蓋所述第一半導(dǎo)體層；
[0011 ]第一柵極層，設(shè)置在所述第一柵介質(zhì)層上；
[0012]層間介質(zhì)層:設(shè)置在所述第一柵介質(zhì)層上，覆蓋所述柵極層；
[0013]所述第二TFT層包括:
[0014]第二半導(dǎo)體層:設(shè)置在所述層間介質(zhì)層上，包括第二溝道區(qū)和第二源漏極；
[0015]第二柵介質(zhì)層，設(shè)置在所述層間介質(zhì)層上，覆蓋所述第二半導(dǎo)體層；
[0016]第二柵極層，設(shè)置在所述第二柵介質(zhì)層上；
[0017]所述第一柵介質(zhì)層、層間介質(zhì)層和第二柵介質(zhì)層構(gòu)成所述隔離層，貫穿所述隔離層的第一互連通孔內(nèi)設(shè)有導(dǎo)電材料使所述第一 TFT層和第二 TFT層實(shí)現(xiàn)電氣連接。
[0018]所述的第二柵極層上方形成有第二互連線層，所述第二柵極層和所述第二互聯(lián)線層構(gòu)成為所述像素存儲(chǔ)電容的兩個(gè)極板，二者之間為電容介質(zhì)層;所述第三互連通孔貫穿電容介質(zhì)層，并通過其內(nèi)部填充的導(dǎo)電材料實(shí)現(xiàn)像素存儲(chǔ)電容和第二 TFT層的電氣連接。
[0019]所述第一互連通孔為兩個(gè)，其中一第一互連通孔與第三互連通孔內(nèi)填充的導(dǎo)電材料電氣連接實(shí)現(xiàn)第一源漏極與所述第二互連線層的電氣連接;另一第一互連通孔內(nèi)填充的導(dǎo)電材料使所述第一源漏極和第二源漏極實(shí)現(xiàn)電氣連接。
[0020]所述第二柵介質(zhì)層上設(shè)置有覆蓋所述第一互連通孔的第一互連線層，其中一所述第一互連線層分別與所述第一互連通孔和所述第三互連通孔內(nèi)填充的金屬材料電氣連接；
[0021]所述第二柵介質(zhì)層設(shè)有貫穿所述第二柵介質(zhì)層的第二互連通孔，另一所述第一互連線層分別與所述第一互連通孔和所述第二互連通孔內(nèi)填充的金屬材料電氣連接。
[0022]所述第一源漏極和第二源漏極為硼離子重?fù)诫s的半導(dǎo)體層，所述第一溝道區(qū)和第二溝道區(qū)為未摻雜的半導(dǎo)體層。
[0023]所述第一柵極層與第一溝道區(qū)在基板上的投影重疊，所述第二柵極層與第二溝道區(qū)在基板上的投影重疊。
[0024]—種所述像素驅(qū)動(dòng)電路的制備方法，包括下述步驟:
[0025]S1、第一 TFT的制備方法
[0026]S11、在基板上沉積多晶硅層，經(jīng)圖案化形成由第一源漏極和第一溝道區(qū)構(gòu)成的半導(dǎo)體層；
[0027]S12、在所述基板上形成覆蓋所述半導(dǎo)體層的第一柵介質(zhì)層；
[0028]S13、在所述第一柵介質(zhì)層上形成第一柵極層材料層，經(jīng)刻蝕形成第一柵極層；
[0029]S14、步驟S13后，對(duì)所述半導(dǎo)體層進(jìn)行離子注入，被第一柵極層覆蓋的半導(dǎo)體層形成第一溝道區(qū)，未被第一柵極層覆蓋的半導(dǎo)體層形成第一源漏極。
[0030]S15、在所述第一柵極層介質(zhì)層上形成覆蓋所述第一柵極層的層間介質(zhì)層；
[0031]S2、第二 TFT的制備方法
[0032]S21、在所述層間介質(zhì)層上沉積非晶硅材料層，經(jīng)刻蝕形成非晶硅層；
[0033]S22、在所述層間介質(zhì)層上沉積覆蓋所述非晶硅層的第二柵介質(zhì)層；
[0034]S23、在預(yù)設(shè)位置刻蝕所述第二柵介質(zhì)層、層間介質(zhì)層和第一柵介質(zhì)層，形成第一互連通孔和第二互連通孔；
[0035]S24、在所述第二柵介質(zhì)層上及第一互連通孔、第二互連通孔內(nèi)沉積第二柵極層材料層，經(jīng)刻蝕形成第二柵極層和第一互聯(lián)線層；
[0036]S25、在完成步驟S24后對(duì)所述的第二半導(dǎo)體層進(jìn)行離子注入，被第二柵極層覆蓋的非晶硅區(qū)域形成第二溝道區(qū)，未被第二柵極層覆蓋的非晶硅區(qū)域形成第二源漏極；
[0037]S3、像素存儲(chǔ)電容的制備方法
[0038]在所述的第二柵極層及第一互連線層上沉積電容介質(zhì)層，并在電容介質(zhì)層上刻蝕形成第三互連通孔，在所述電容介質(zhì)層的上方沉積第二互連線層，所述第二互連線層與電容介質(zhì)層、所述第二柵極層構(gòu)成像素存儲(chǔ)電容。
[0039]形成所述第一半導(dǎo)體層的材料其迀移率不低于100cm2/Vs，形成所述第二半導(dǎo)體層的材料其迀移率不超過50cm2/Vs ο
[0040]所述第一半導(dǎo)體層為低溫多晶硅、多晶鍺硅、單晶硅或三五族化合物半導(dǎo)體;所述第一半導(dǎo)體層為多晶硅、非晶硅、金屬氧化物半導(dǎo)體。
[0041 ]本發(fā)明的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn):
[0042]1、本發(fā)明的一種像素驅(qū)動(dòng)電路，包括基板，形成在基板上的TFT層和像素存儲(chǔ)電容，三者疊加設(shè)置布局，可以針對(duì)開關(guān)TFT和驅(qū)動(dòng)TFT對(duì)特性不同的需求，將開關(guān)TFT和驅(qū)動(dòng)TFT分離制備，同時(shí)可以有效減少像素電路的版圖面積。
[0043]2、制備過程中第一 TFT層(開關(guān)TFT)采用高迀移率多晶硅或單晶硅作為半導(dǎo)體層、高介電常數(shù)絕緣層作為柵介質(zhì)層制備在最底層，第二 TFT層(驅(qū)動(dòng)TFT)采用低迀移率的非晶硅或金屬氧化物半導(dǎo)體材料作為半導(dǎo)體層、低介電常數(shù)絕緣層作為柵介質(zhì)制備在中間層，最后電容制作在驅(qū)動(dòng)TFT之上，將三層通過互連通孔內(nèi)填充的導(dǎo)電材料實(shí)現(xiàn)電氣連接，形成像素驅(qū)動(dòng)電路。
[0044]3、由于分別制備第一TFT層和第二TFT層，因此可以根據(jù)需要，選取性能較好的材料制備第一TFT層(驅(qū)動(dòng)TFT)，可降低器件因晶化產(chǎn)生顯示不均勻(mura)的風(fēng)險(xiǎn)，提高器件穩(wěn)定性。
[0045]4、本發(fā)明的電路第一 TFT層采用高迀移率制備，驅(qū)動(dòng)能力得到提高，可采用低電壓驅(qū)動(dòng)，電壓可由7V降低至5V甚至更低，有利于降低功耗。
【附圖說明】
[0046]為了使本發(fā)明的內(nèi)容更容易被清楚的理解，下面根據(jù)本發(fā)明的具體實(shí)施例并結(jié)合附圖，對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明，其中
[0047]圖1是本發(fā)明像素驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；
[0048]圖2是本發(fā)明像素驅(qū)動(dòng)電路的橫截面圖；
[0049]圖3是第一TFT層結(jié)構(gòu)示意圖；
[0050]圖4是第二TFT層結(jié)構(gòu)示意圖；
[0051 ]圖5是像素存儲(chǔ)電容示意圖；
[0052]圖6為現(xiàn)有技術(shù)的結(jié)構(gòu)不意圖；
[0053]圖中附圖標(biāo)記表示為: