無掩模建立自對準磁性穿隧接面的拓樸方法
【技術領域】
[0001]本揭示內(nèi)容涉及半導體裝置的記憶體設計。本揭示內(nèi)容特別適合用來制造28納米(nm)及更先進的自旋轉(zhuǎn)移力矩式磁性隨機存取記憶體(STT-MRAM)。
【背景技術】
[0002]典型的MRAM結構包括簡單的1-電晶體及1_磁性通道接面(MTJ)記憶格。該MTJ形成于金屬(Mx)層之間，例如，Mx與Mx+1，以及按照電阻的變化來偵測位元的狀態(tài)。
[0003]形成MTJ的此一方法圖示于圖1。說到圖1，金屬層101 (例如，Mx)形成于層間電介質(zhì)(ILD) 103中。然后，形成金屬帽蓋(metal cap) 105于金屬層101及ILD 103上方。接下來，形成下電極(BE)電介質(zhì)107于金屬帽蓋105上方。之后，形成BE電極109于金屬層101上方。然后，形成MTJ 111于BE電極109、上電極(TE) 113之間。接下來，形成鈍化層115于MTJ 111及TE 113的邊緣上方，以及于BE 109上方。之后，形成正硅酸乙酯(TEOS)層117于該鈍化層115及金屬帽蓋105上方。然后，形成金屬層蝕刻中止層119及金屬層121 (例如，Mx+1)于TEOS層117及TE 113上方。此外，形成TEOS層123于金屬層121及金屬層蝕刻中止層119上方。上述加工流程需要3個不同的微影掩模供制造用，以晶圓加工而言，這很貴且耗時。
[0004]因此，亟須不使用微影掩模能制成自對準MTJ的方法以及所得裝置。

【發(fā)明內(nèi)容】

[0005]本揭示內(nèi)容的一態(tài)樣為一種不使用微影掩模來形成自對準MTJ的方法。
[0006]本揭示內(nèi)容的另一態(tài)樣為一種自對準MTJ裝置。
[0007]本揭示內(nèi)容的又一態(tài)樣為一種形成高密度自對準MTJ的方法，除了經(jīng)設計成可形成Mx+1金屬的微影掩模以外，沒有其他微影掩模。
[0008]本揭示內(nèi)容的其他態(tài)樣及特征會在以下說明中提出以及部份在本技藝一般技術人員審查以下內(nèi)容或?qū)W習本揭示內(nèi)容的實施后會明白。按照隨附權利要求書所特別提示，可實現(xiàn)及得到本揭示內(nèi)容的優(yōu)點。
[0009]根據(jù)本揭示內(nèi)容，實現(xiàn)某些技術效果部份可用一種方法，其包含下列步驟:形成第一電極于金屬層上方，使該金屬層凹進低k介電層；形成MTJ層于第一電極上方；形成第二電極于該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形成氮化娃基層(silicon nitride-based layer)于該第二電極及該低k介電層上方；以及平坦化該氮化硅基層向下到該第二電極。
[0010]本揭示內(nèi)容的數(shù)個態(tài)樣包括:用濕蝕刻法使該金屬層凹進該低k介電層有5納米至50納米的深度。其他態(tài)樣包括:用定向沉積法以最小側壁覆蓋率形成該第一電極、該第二電極及該MTJ層。其他態(tài)樣包括用以下步驟部份移除該第二電極、該MTJ層及該第一電極:形成第二氮化硅基層于該第二電極上方；平坦化另一氮化硅基層向下到該第二電極，該另一氮化硅基層的剩余部份位于該金屬層之上；以及蝕刻該第二電極、該MTJ層及該第一電極向下到在該另一氮化硅基層的剩余部份的各側上的該低k介電層。另一態(tài)樣包括:用雙鑲嵌圖案化法(dual-damascene patterning)形成第二金屬層，同時形成溝槽于該第二電極之上以具有電接觸。其他態(tài)樣包括用以下步驟形成該第二金屬層:形成超低k(ULK)介電層于該經(jīng)平坦化的氮化硅基層及該第二電極上方；在該ULK介電層中，蝕刻出溝槽及通孔；以及形成該第二金屬層于該溝槽及該通孔中。
[0011]本揭示內(nèi)容的另一態(tài)樣為一種裝置，其包含:低k介電層；凹進該低k介電層的金屬層；形成于該金屬層上的第一電極；形成于該第一電極上的自對準MTJ ;形成于該MTJ上的第二電極；以及氮化硅基層，其形成于該低k介電基板上且鄰近該第一電極、該MTJ及該第二電極的外緣。
[0012]該裝置的數(shù)個態(tài)樣包括:該金屬層凹進該低k介電層有5納米至50納米。其他態(tài)樣包括:該自對準MTJ經(jīng)形成有20納米至50納米的寬度。其他態(tài)樣包括:用雙鑲嵌圖案化法形成第二金屬層，同時形成溝槽于該第二電極之上以具有電接觸。另一態(tài)樣包括:形成于各側上且鄰近該第二金屬層的ULK介電層。其他態(tài)樣包括:該第一及該第二電極由鉭(Ta)形成。
[0013]本揭示內(nèi)容的又一態(tài)樣為一種方法，其包含下列步驟:形成第一電極于第一金屬層上方，使該第一金屬層凹進低k介電層；形成MTJ層于第一電極上方；形成第二電極于該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形成氮化娃基層于該第二電極及該低k介電層上方；形成圖案化堆迭(patterning stack)于該氮化硅基層及該第二電極上，該圖案化堆迭橫向分離；形成取代該圖案化堆迭的溝槽；以及形成第二金屬層于該第一金屬層及該MTJ層之上以及于該溝槽中。
[0014]本揭示內(nèi)容的數(shù)個態(tài)樣包括:用濕蝕刻法使該第一金屬層凹進該低k介電層有5納米至50納米的深度。其他態(tài)樣包括:用定向沉積法以最小側壁覆蓋率形成該第一電極、該第二電極及該MTJ層。其他態(tài)樣包括用以下步驟部份移除該第二電極、該MTJ層及該第一電極:形成第二氮化硅基層于該第二電極上方；平坦化另一氮化硅基層向下到該第二電極，該另一氮化硅基層的剩余部份位于該第一金屬層之上；以及蝕刻該第二電極、該MTJ層及該第一電極向下到在該另一氮化硅基層的剩余部份的各側上的該低k介電層。其他態(tài)樣包括用以下步驟形成該圖案化堆迭:平坦化該氮化硅基層向下到該第二電極；形成超低k (ULK)介電層于該經(jīng)平坦化的氮化硅基層及該第二電極上方；形成硬掩模層于該ULK層上方；形成有機平坦化層(OPL)于該ULK層上方；形成含硅抗反射涂層(SiARC)于該OPL層上方；在該SiARC層上，形成對應至該圖案化堆迭的光阻特征，該光阻特征彼此橫向分離；利用該光阻特征，蝕刻該SiARC層、該OPL層、該硬掩模及該ULK層向下到該第二電極及該氮化硅基層；以及移除該光阻特征、該SiARC層及該OPL層。另一態(tài)樣包括:蝕刻在該堆迭之間的該第二電極及該MTJ層向下到該第一電極。其他態(tài)樣包括:用以下步驟形成該溝槽:形成鈍化層于該圖案化堆迭、該氮化硅基層及該第一電極上方；形成氧化物層于該鈍化層上方；平坦化該氧化物層向下到該硬掩模層；使該氧化物層及該鈍化層凹進；形成第二硬掩模層于該氧化物層及該鈍化層上方以及于各個凹部中；平坦化另一硬掩模層向下到該硬掩模層；以及蝕刻該硬掩模、該第二硬掩模層、該ULK層及該鈍化層向下到該第二電極。其他態(tài)樣包括用雙鑲嵌圖案化法形成該第二金屬層。
[0015]本領域技術人員由以下實施方式可明白本揭示內(nèi)容的其他態(tài)樣及技術效果，其中，僅以預期可實現(xiàn)本揭示內(nèi)容的最佳模式舉例描述本揭示內(nèi)容的具體實施例。應了解，本揭示內(nèi)容能夠做出其他及不同的具體實施例，以及在各種明顯的態(tài)樣中，能夠修改數(shù)個細節(jié)而不脫離本揭示內(nèi)容。因此，附圖及說明內(nèi)容本質(zhì)上應被視為圖解說明用而不是用來限定。
【附圖說明】
[0016]在此用附圖舉例說明而不是限定本揭示內(nèi)容，圖中類似的元件用相同的元件符號表示，且其中:
[0017]圖1示意圖示先前技術的MTJ裝置；
[0018]圖2至圖8根據(jù)一示范具體實施例示意圖示不使用微影掩模來形成自對準MTJ裝置的加工流程；以及
[0019]圖9至圖17根據(jù)一示范具體實施例示意圖示形成高密度自對準MTJ裝置的方法，除了設計成可形成Mx+1雙鑲嵌結構的掩模以外，其不使用任何額外微影掩模。
[002