半導(dǎo)體器件及其布局方法
【專利摘要】在一些實施例中，半導(dǎo)體器件包括第一有源區(qū)、第二有源區(qū)和導(dǎo)電金屬結(jié)構(gòu)。第二有源區(qū)與第一有源區(qū)分隔開。導(dǎo)電金屬結(jié)構(gòu)布置為連接第一有源區(qū)與第二有源區(qū)。導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、第二支柱和主體。第二支柱與第一支柱分隔開且主體在第一支柱和第二支柱之間延伸并連接第一支柱和第二支柱。本發(fā)明涉及半導(dǎo)體器件及其布局方法。
【專利說明】
半導(dǎo)體器件及其布局方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體器件及其布局方法。
【背景技術(shù)】
[0002]反相器廣泛用于各種電路中。反相器用于將邏輯高狀態(tài)轉(zhuǎn)化成邏輯低狀態(tài)，反之亦然。通常，在反相器的布局設(shè)計中，金屬-1(Ml)層用于連接NMOS晶體管與PMOS晶體管的各自的源極端子，而金屬-2 (M2)層用于連接NMOS晶體管與PMOS晶體管的各自的漏極端子。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括:第一有源區(qū)；第二有源區(qū)，與所述第一有源區(qū)分隔開；以及導(dǎo)電金屬結(jié)構(gòu)，布置為連接所述第一有源區(qū)和所述第二有源區(qū)，所述導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、與所述第一支柱分隔開的第二支柱以及在所述第一支柱和所述第二支柱之間延伸并且連接所述第一支柱和所述第二支柱的主體。
[0004]在上述半導(dǎo)體器件中，所述第一支柱和所述第二支柱中的每一個均連接所述第一有源區(qū)和所述第二有源區(qū)。
[0005]在上述半導(dǎo)體器件中，所述第一支柱和所述第二支柱中的一個連接所述第一有源區(qū)和所述第二有源區(qū)。
[0006]在上述半導(dǎo)體器件中，所述第一支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的一個，并且所述第二支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的另一個。
[0007]在上述半導(dǎo)體器件中，所述第一支柱在第一方向上的寬度大于所述主體在第二方向上的寬度，所述第二方向與所述第一方向不同。
[0008]在上述半導(dǎo)體器件中，所述第一支柱和所述第二支柱中的每一個均連接所述第一有源區(qū)和所述第二有源區(qū)。
[0009]在上述半導(dǎo)體器件中，所述第一支柱和所述第二支柱中的一個連接所述第一有源區(qū)和所述第二有源區(qū)。
[0010]在上述半導(dǎo)體器件中，所述第一支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的一個，并且所述第二支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的另一個。
[0011]在上述半導(dǎo)體器件中，所述第一有源區(qū)和所述導(dǎo)電金屬結(jié)構(gòu)限定了第一晶體管，并且所述第二有源區(qū)和所述導(dǎo)電金屬結(jié)構(gòu)限定了第二晶體管，所述第一晶體管和所述第二晶體管用作反相器。
[0012]根據(jù)本發(fā)發(fā)明的另一方面，還提供了一種半導(dǎo)體器件，包括:第一有源區(qū)；第二有源區(qū)，與所述第一有源區(qū)分隔開；第三有源區(qū)，與所述第二有源區(qū)和所述第一有源區(qū)分隔開；以及導(dǎo)電金屬結(jié)構(gòu)，被布置為連接所述第一有源區(qū)與所述第二有源區(qū)，所述導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、與所述第一支柱分隔開的第二支柱、與所述第一支柱和所述第二支柱分隔開的第三支柱以及在所述第一支柱、所述第二支柱和所述第三支柱之間延伸并且連接所述第一支柱、所述第二支柱和所述第三支柱的主體。
[0013]在上述半導(dǎo)體器件中，所述第一支柱連接所述第一有源區(qū)和所述第三有源區(qū)，所述第二支柱通過所述主體連接至所述第二有源區(qū)，并且所述第三支柱連接至所述第三有源區(qū)。
[0014]在上述半導(dǎo)體器件中，所述第一支柱在第二方向上的長度大于所述第二支柱在所述第二方向上的長度，或所述第三支柱在所述第二方向上的長度大于所述第二支柱在所述第二方向上的長度。
[0015]在上述半導(dǎo)體器件中，所述第一有源區(qū)和所述導(dǎo)電金屬結(jié)構(gòu)限定了第一晶體管，所述第二有源區(qū)和所述導(dǎo)電金屬結(jié)構(gòu)限定了第二晶體管，所述第一晶體管和所述第二晶體管用作第一反相器。
[0016]在上述半導(dǎo)體器件中，所述第二有源區(qū)和所述導(dǎo)電金屬結(jié)構(gòu)還限定了第三晶體管，并且所述第三有源區(qū)和所述導(dǎo)電金屬結(jié)構(gòu)限定了第四晶體管，所述第三晶體管和所述第四晶體管用作第二反相器。
[0017]在上述半導(dǎo)體器件中，所述第一反相器和所述第二反相器的輸入端彼此連接。
[0018]根據(jù)本發(fā)明的又一方面，還提供了一種設(shè)計半導(dǎo)體器件的布局的方法，所述方法包括:在襯底上限定第一有源區(qū)；在所述襯底上限定與所述第一有源區(qū)分隔開的第二有源區(qū)；布置導(dǎo)電金屬結(jié)構(gòu)以連接所述第一有源區(qū)和所述第二有源區(qū)，所述導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、與所述第一支柱分隔開的第二支柱和在所述第一支柱和所述第二支柱之間延伸并且連接所述第一支柱與所述第二支柱的主體；將第一方向上的支柱寬度分配給所述第一支柱；將與所述第一方向不同的第二方向上的主體寬度分配給所述主體；以及調(diào)整所述支柱寬度和所述主體寬度，直到所述主體寬度大于所述支柱寬度。
[0019]在上述方法中，還包括:延伸所述第一支柱和所述第二支柱中的每一個，以連接所述第一有源區(qū)和所述第二有源區(qū)。
[0020]在上述方法中，還包括:將第一器件布置在所述主體和所述第二有源區(qū)之間的第一支柱處。
[0021]在上述方法中，還包括:分配所述主體和所述第一器件之間的第一距離；獲得關(guān)于所述主體和所述第一器件之間的閾值距離的信息；以及調(diào)整所述第一距離，直到調(diào)整的所述第一距離小于所述閾值距離。
[0022]在上述方法中，所述閾值距離在Onm至10nm的范圍內(nèi)。
【附圖說明】
[0023]當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制。實際上，為了清楚地討論，各種部件的尺寸可以被任意地增加或減少。
[0024]圖1A是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0025]圖1B是根據(jù)一些實施例的圖1A所示的半導(dǎo)體器件沿著線A-A’截取的截面圖。
[0026]圖1C是根據(jù)一些實施例的圖1A所示的半導(dǎo)體器件沿著線B-B’截取的截面圖。
[0027]圖1D是根據(jù)一些實施例的圖1A所示的半導(dǎo)體器件的等效電路的電路圖。
[0028]圖2是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0029]圖3是示出了在多晶結(jié)構(gòu)上的接觸件的靈活位置的示意圖。
[0030]圖4是根據(jù)一些實施例的示出了半導(dǎo)體器件中的電流路徑的示意圖。
[0031]圖5A是根據(jù)一些實施例的半導(dǎo)體器件的示意圖。
[0032]圖5B是根據(jù)一些實施例的圖5A所示的半導(dǎo)體器件的示意性布局圖。
[0033]圖6是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0034]圖7是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0035]圖8是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0036]圖9A是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0037]圖9B是根據(jù)一些實施例的圖9A所示的半導(dǎo)體器件的襯底沿著線C_C’截取的截面圖。
[0038]圖9C是根據(jù)一些實施例的圖9A所示的半導(dǎo)體器件的襯底沿著線D-D’截取的截面圖。
[0039]圖9D是根據(jù)一些實施例的圖9A所示的半導(dǎo)體器件的等效電路的電路圖。
[0040]圖9E是圖9D示出的等效電路的電路符號。
[0041]圖1OA是根據(jù)一些實施例的半導(dǎo)體器件的示意圖。
[0042]圖1OB是根據(jù)一些實施例的半導(dǎo)體器件的示意性布局圖。
[0043]圖11是根據(jù)一些實施例的示出了設(shè)計半導(dǎo)體器件的布局的方法的流程圖。
【具體實施方式】
[0044]以下公開內(nèi)容提供了許多不同實施例或?qū)嵗?，用于實現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實例以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不意欲限制本發(fā)明。另外，本發(fā)明可以在多個實例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關(guān)系。
[0045]本文使用的術(shù)語僅用于描述具體實施，而不用于限制所附權(quán)利要求。例如，除非另有限制，否則，單數(shù)形式的術(shù)語“一個”或“所述”還可表示復(fù)數(shù)形式。諸如“第一”和“第二”的術(shù)語用于描述各種器件、區(qū)域和層等，但是這些術(shù)語僅用于區(qū)分一個器件、一個區(qū)域或一層與另一個器件、另一個區(qū)域或另一層。因此，在不背離所要求主題的精神的情況下，第一區(qū)域還可被稱為第二區(qū)域，并且通過類比推斷出其他。此外，諸如“在…下”、“在…上”、“向上的”、“向下的”等的空間定位術(shù)語用于描述附圖中器件或特征與另一個器件或另一個特征之間的關(guān)系。應(yīng)該注意，空間定位術(shù)語可包括除了附圖中所示器件的定向以外的器件的不同定向。
[0046]圖1A是根據(jù)一些實施例的半導(dǎo)體器件10的示意性布局圖。參考圖1A，半導(dǎo)體器件10包括襯底12和多晶結(jié)構(gòu)130。襯底12包括第一有源區(qū)110和第二有源區(qū)120。多晶結(jié)構(gòu)130形成在襯底12上，且連接第一有源區(qū)110與第二有源區(qū)120。在本實施例中，第一有源區(qū)110和第二有源區(qū)120基本在第一方向FD上延伸。
[0047]多晶結(jié)構(gòu)130包括第一支柱(leg) 132、第二支柱134和主體136。第一支柱132連接第一有源區(qū)110與第二有源區(qū)120，并且基本在第二方向SD上延伸。在實施例中，第二方向SD垂直于第一方向FD。第二支柱134也連接第一有源區(qū)110與第二有源區(qū)120，并且基本在第二方向SD上延伸。主體136基本在第一方向FD上延伸，且連接第一支柱132與第二支柱134。盡管在通篇說明書中示例性多晶結(jié)構(gòu)用于半導(dǎo)體器件，但是在一些實施例中，半導(dǎo)體器件10包括用作多晶結(jié)構(gòu)的導(dǎo)電金屬結(jié)構(gòu)。例如，導(dǎo)電金屬結(jié)構(gòu)包括氮化鈦(TiN)。
[0048]半導(dǎo)體器件10還包括用于互連的接觸件。在本實施例中，第一接觸件1401和第二接觸件1402用于電連接第一有源區(qū)110和圖案化的導(dǎo)電層150 (例如，金屬-1層)。此夕卜，第三接觸件1403和第四接觸件1404用于電連接第二有源區(qū)120和金屬-1層150。此夕卜，第五接觸件1405用于電連接多晶結(jié)構(gòu)130與金屬-1層150。
[0049]參考圖1A所示和所述的布局方法可廣泛地應(yīng)用于使用反相器的電路，諸如模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)和多路復(fù)用器。
[0050]圖1B是根據(jù)一些實施例的圖1A所示的半導(dǎo)體器件10沿著線A-A’截取的截面圖。參考圖1B，第一有源區(qū)110包括第一 η型區(qū)112和第二 η型區(qū)114。第一 η型區(qū)112、第二 η型區(qū)114和多晶結(jié)構(gòu)130用作N型金屬氧化物半導(dǎo)體(NMOS)晶體管170。第一 η型區(qū)112用作NMOS晶體管170的漏極端子，并且通過第一接觸件1401連接至金屬-1層150。第二η型區(qū)114用作NMOS晶體管170的源極端子，并且通過第二接觸件1402連接至金屬-1層150，以接收基準(zhǔn)電壓Vss，諸如接地電壓。多晶結(jié)構(gòu)130用作NMOS晶體管170的柵極端子。
[0051]圖1C是根據(jù)一些實施例的圖1A所示的半導(dǎo)體器件10沿著線Β-Β’截取的截面圖。第二有源區(qū)120包括第一 P型區(qū)122和第二 P型區(qū)124。第一 ρ型區(qū)122、第二 ρ型區(qū)124和多晶結(jié)構(gòu)130用作P型金屬氧化物半導(dǎo)體(PMOS)晶體管180。
[0052]第一 ρ型區(qū)122用作PMOS晶體管180的漏極端子，并且通過第三接觸件1403連接至金屬-1層150。回參考圖1Α，第三接觸件1403、金屬-1層150和第一接觸件1401用于連接NMOS晶體管170與PMOS晶體管180，參考圖1C，使得NMOS晶體管170和PMOS晶體管180的漏極端子彼此連接。
[0053]第二 ρ型區(qū)124用作PMOS晶體管180的源極端子，并且通過第四接觸件1404連接至金屬-1層150，以接收電源電壓VDD。
[0054]多晶結(jié)構(gòu)130用作PMOS晶體管180的柵極端子。因此，多晶結(jié)構(gòu)130用作NMOS晶體管170和PMOS晶體管180的共用柵極。
[0055]如圖1A、圖1B和圖1C所示，沒有用于連接NMOS晶體管170與PMOS晶體管180的金屬-2層。這種布局方法可在反相器區(qū)域中無需金屬掩模。此外，金屬-2層工藝窗口可增大，將參考圖2給出詳細(xì)地描述。
[0056]圖1D是根據(jù)一些實施例的半導(dǎo)體器件10的等效電路15的電路圖。參考圖1D，等效電路15包括NMOS晶體管170和PMOS晶體管180。NMOS170的源極端子連接至基準(zhǔn)電壓Vss。NMOS晶體管170和PMOS晶體管180的柵極端子在節(jié)點A處連接在一起。NMOS晶體管170和PMOS晶體管180的漏極端子在節(jié)點Q處連接在一起。PMOS晶體管180的源極端子連接至電源電壓VDD。在本實施例中，NMOS晶體管170和PMOS晶體管180用作反相器。
[0057]圖2是根據(jù)一些實施例的半導(dǎo)體器件20的示意性布局圖。半導(dǎo)體器件20包括襯底22，襯底22進(jìn)一步包括第一器件區(qū)24和第二器件區(qū)26。第一器件區(qū)24中的半導(dǎo)體組件與參考圖1A所述和所示的襯底12中的半導(dǎo)體組件類似。因此，在第一器件區(qū)24中沒有提供金屬-2層。
[0058]第二器件區(qū)26包括相比于反相器可具有其他功能的電路。為了方便，在第二器件區(qū)26中，圖2中僅示出了金屬-1層210、通孔220和金屬-2層230。第一金屬_1層210通過通孔220電連接至金屬-2層230。與第一器件區(qū)24相比，在第二器件區(qū)26中使用金屬-2層。因為在第一器件區(qū)24中未提供金屬-2層，所以金屬-2層230可延伸至第一器件區(qū)24，這樣有利于設(shè)計靈活性。在這種情況下，在制造半導(dǎo)體器件20過程中，可相應(yīng)地增大金屬-2工藝窗口。相比之下，如果將金屬-2層用于第一器件區(qū)24中，由于兩個金屬-2層之間的距離限制，所以金屬-2層230可能不會延伸至第一器件區(qū)24，特別考慮到提高了縮小器件部件尺寸的需求。
[0059]圖3是示出了在多晶結(jié)構(gòu)130上的接觸件的靈活位置的示意圖。為了說明，圖3中僅示出了有源區(qū)、多晶結(jié)構(gòu)和接觸件。此外，為了方便，圖3示出了第一目標(biāo)接觸件3401、第一實際接觸件3402、第二目標(biāo)接觸件3403和第二實際接觸件3404。目標(biāo)接觸件指接觸件計劃形成的位置，而實際接觸件指代接觸件真實形成的位置。參考圖3，由于制造偏差，第一目標(biāo)接觸件3401和第一實際接觸件3402之間以及第二目標(biāo)接觸件3403和第二實際接觸件3404之間可分別存在偏移OSl和0S2。
[0060]在本實施例中，由于第一支柱132在第二方向SD上延伸，所以，即使第二目標(biāo)接觸件3403偏離第二實際接觸件3404，第二實際接觸件3404仍與多晶結(jié)構(gòu)130的第一支柱132接觸。因此，多晶結(jié)構(gòu)130與金屬-1層之間的電傳導(dǎo)不受影響，并且由NMOS晶體管170和PMOS晶體管180形成的反相器的功能也不受影響。
[0061]類似地，由于主體136在第一方向FD上延伸，所以，即使第一目標(biāo)接觸件3401偏離第一實際接觸件3402，第一實際接觸件3402仍與多晶結(jié)構(gòu)130的主體136接觸。因此，多晶結(jié)構(gòu)130與金屬-1層之間的電傳導(dǎo)不受影響，并且由NMOS晶體管170和PMOS晶體管180形成的反相器的功能也不受影響。
[0062]在一些現(xiàn)有方法中，多晶結(jié)構(gòu)僅包括第二方向SD上的支柱，如支柱130。單個支柱用于電連接NMOS晶體管與PMOS晶體管，并且用作NMOS晶體管和PMOS晶體管的共用柵極。如果制造工藝期間在第一方向FD上發(fā)生偏移，那么，接觸件可部分位于或完全不位于多晶結(jié)構(gòu)處。因此，多晶結(jié)構(gòu)與金屬-1層之間的電傳導(dǎo)受到影響，并且反相器的功能也受到不良影響。通過比較，根據(jù)本發(fā)明的多晶結(jié)構(gòu)130允許接觸件位置的更靈活的工藝窗口或覆蓋窗口。例如，在主體136與第一支柱132和第二支柱134之間的接合(joints)處，容許從第二目標(biāo)接觸件3403到第二實際接觸件3402的偏移，而這在現(xiàn)有方法中是不允許的。
[0063]圖4是示出了圖1A中示出的半導(dǎo)體器件10中電流路徑CP的示意圖。參考圖4，第一支柱132可被分成第一支路(branch) 132A和第二支路132B。第二支柱134可被分成第一支路134A和第二支路134B。當(dāng)半導(dǎo)體器件10接收電力時，如電流路徑CP所示，電流主要通過主體136從第一支路132A流向第二支路134B，并且較少的電流流進(jìn)第二支路132B或第一支路134A。因此，第二支路132B和第一支路134A相對不重要并且可分別與第一支柱132和第二支柱134分隔開。將參考圖5A至圖5B、圖6和圖7描述這種布局方法和制造方法。
[0064]圖5A是根據(jù)一些實施例的半導(dǎo)體器件50A的示意圖。例如，除了在制造工藝期間第一器件53A應(yīng)用于半導(dǎo)體器件50A以外，半導(dǎo)體器件50A與圖1A所述和所示的半導(dǎo)體器件10類似。第一器件53A的功能與光刻膠的功能類似，該第一器件53A可用于去除多晶結(jié)構(gòu)130的在蝕刻工藝中被第一器件53A覆蓋的部分。第一器件53A形成在主體136和第二有源區(qū)120之間的第一支柱132處。第一器件53A在第二方向SD上具有寬度胃￡1且在第一方向FD上具有長度Lfl。在一些實施例中，寬度Wfl的范圍是第一支柱132在第一方向FD上的寬度1的2至2.6倍。在一些實施例中，長度Lfl在約120納米(nm)至170nm的范圍內(nèi)。
[0065]為了防止第一器件53A覆蓋第二有源區(qū)120，使得可能不小心地去除被第一器件53A覆蓋的第二有源區(qū)120，主體136和第一器件53A之間的距離可保持小于閾值距離Dth。在一些實施例中，閾值距離Dth在Onm至10nm的范圍內(nèi)。在閾值距離D th接近O的情況下，可完全去除第二支路132B。在另一個實施例中，閾值距離Dth在15nm至30nm的范圍內(nèi)。在另一個實施例中，閾值距離Dth在25nm至40nm的范圍內(nèi)。在又一個實施例中，閾值距離D th在30nm至60nm的范圍內(nèi)。
[0066]圖5B是根據(jù)一些實施例的半導(dǎo)體器件50A的不意性布局圖。參考圖5B，為了方便，僅示出了有源區(qū)和多晶結(jié)構(gòu)。蝕刻工藝之后，去除第一支柱132的被第一器件53A覆蓋的部分。通過縮短第一支柱132的長度，降低了多晶結(jié)構(gòu)130的多晶電阻，使得提高了包括由PMOS晶體管180和NMOS晶體管170形成的反相器的電路的操作速度。
[0067]圖6是根據(jù)一些實施例的半導(dǎo)體器件60的示意性布局圖。參考圖6和圖5A，在實施例中的第一器件53A形成在主體136和第一有源區(qū)110之間的第二支柱132處。第一器件53A用于去除第二支柱134的被第一器件53A覆蓋的部分。在一些實施例中，主體136和第一器件53A之間的距離保持小于閾值距離Dth。在一些實施例中，閾值距離Dth在Onm至10nm的范圍內(nèi)。在另一個實例中，閾值距離Dth在15nm至30nm的范圍內(nèi)。在另一個實施例中，閾值距離Dth在25nm至40nm的范圍內(nèi)。在又一個實施例中，閾值距離D &在30nm至60nm的范圍內(nèi)。
[0068]圖7是根據(jù)一些實施例的半導(dǎo)體器件70的示意性布局圖。在布局設(shè)計中，兩個第一器件53A分別布置在主體136和第二有源區(qū)120之間的第一支柱132處以及主體136和第一有源區(qū)110之間的第二支柱134處。每個第一器件53A與主體136間隔一段小于閾值距離Dth的距離。參考圖7，在形成的多晶結(jié)構(gòu)130中，已經(jīng)去除了第二支柱134的一部分和第一支柱132的一部分。
[0069]圖8是根據(jù)一些實施例的半導(dǎo)體器件80的示意性布局圖。參考圖8，除了多晶結(jié)構(gòu)830外，半導(dǎo)體器件80與參考圖1A所述和所示的半導(dǎo)體器件10類似。此外，除了主體836在第二方向SD上具有寬度W2和第一支柱132在第一方向FD上具有W i以外，多晶結(jié)構(gòu)830與參考圖1A所述和所示的多晶結(jié)構(gòu)130類似。
[0070]通過這種設(shè)計，可降低多晶電阻?；谌鐖D4所示實施例中描述的類似原因，如電流路徑CPl所示，電流主要流進(jìn)多晶結(jié)構(gòu)830的一部分。因為電阻與路徑的平均寬度成反比，所以多晶電阻隨著多晶結(jié)構(gòu)830的寬度胃2的增加而減小。
[0071]因為第一支柱132的第二支路132B和第二支柱134的第一支路134A在電流傳導(dǎo)中不重要，所以在一些實施例中，可從多晶結(jié)構(gòu)830去除第一支柱132的第二支路132B的一部分或全部。因此，多晶結(jié)構(gòu)830的第一支柱132與參考圖5B所述和所不的第一支柱132類似。同樣地，可從多晶結(jié)構(gòu)830去除第二支柱134的第一支路134A的一部分或全部。因此，多晶結(jié)構(gòu)830的第二支柱134與參考圖6所述和所示的第二支柱134類似。類似地，可從多晶結(jié)構(gòu)830去除第一支柱132的第二支路132B和第二支柱134的第一支路134A中的每一個的一部分或全部。因此，多晶結(jié)構(gòu)830的第一支柱132和第二支柱134與參考圖7所述和所示的支柱類似。
[0072]圖9A是根據(jù)一些實施例的半導(dǎo)體器件90的示意性布局圖。參考圖9A，半導(dǎo)體器件90包括襯底92和襯底92上的多晶結(jié)構(gòu)450。襯底92包括第一有源區(qū)410、第二有源區(qū)420和第三有源區(qū)430。第一有源區(qū)410、第二有源區(qū)420和第三有源區(qū)430基本在第一方向FD上延伸。
[0073]多晶結(jié)構(gòu)450包括第一支柱452、第二支柱454、第三支柱456和主體458。第一支柱452連接第一有源區(qū)410與第二有源區(qū)420，并且基本在第二方向SD上延伸。第二支柱454連接至第二有源區(qū)420，并且基本在第二方向SD上延伸穿過主體458。第三支柱456連接至第三有源區(qū)430，并且基本在第二方向SD上延伸。主體458基本在第一方向FD上延伸，并且布置為連接第一支柱452、第二支柱454與第三支柱456。
[0074]半導(dǎo)體器件90還包括用于互連的接觸件。在本實施例中，第一接觸件4401和第二接觸件4402用于電連接第一有源區(qū)410與圖案化的導(dǎo)電層470，(例如，金屬_1層)。此夕卜，第三接觸件4403、第四接觸件4404和第五接觸件4405用于電連接第二有源區(qū)420與金屬-1層470。此外，第六接觸件4406和第七接觸件4407用于電連接第三有源區(qū)430與金屬-1層470。此外，第八接觸件4408用于電連接多晶結(jié)構(gòu)450與金屬-1層470。
[0075]圖9B是根據(jù)一些實施例的圖9A所示的半導(dǎo)體器件90沿著線C_C’截取的截面圖。參考圖9B，第一有源區(qū)410包括第一 η型區(qū)411和第二 η型區(qū)412。第一 η型區(qū)411、第二η型區(qū)412和多晶結(jié)構(gòu)450用作第一 NMOS晶體管460。第一 η型區(qū)411用作第一 NMOS晶體管460的漏極端子，并且通過第一接觸件4401連接至金屬-1層470。第二 η型區(qū)412用作第一 NMOS晶體管460的源極端子，并且通過第二接觸件4402連接至金屬-1層470，以接收基準(zhǔn)電壓Vss。多晶結(jié)構(gòu)450用作第一 NMOS晶體管460的柵極端子。
[0076]第三有源區(qū)430包括第一 η型區(qū)431和第二 η型區(qū)432。第一 η型區(qū)431、第二 η型區(qū)432和多晶結(jié)構(gòu)450用作第二 NMOS晶體管466。第一 η型區(qū)431用作第二 NMOS晶體管466的源極端子，并且通過第六接觸件4406連接至金屬-1層470，以接收基準(zhǔn)電壓Vss。第二 η型區(qū)432用作第二 NMOS晶體管466的漏極端子，并且通過第七接觸件4407連接至金屬-1層470。多晶結(jié)構(gòu)450用作第二 NMOS晶體管466的柵極端子。因此，多晶結(jié)構(gòu)450用作第一 NMOS晶體管460和第二 NMOS晶體管466的共用柵極。
[0077]圖9C是根據(jù)一些實施例的圖9Α所示的半導(dǎo)體器件90沿著線D-D ’截取的截面圖。參考圖9C，第二有源區(qū)420包括第一 ρ型區(qū)421、第二 ρ型區(qū)422和第三ρ型區(qū)423。第一P型區(qū)421、第二 ρ型區(qū)422和多晶結(jié)構(gòu)450用作第一 PMOS晶體管462。第一 ρ型區(qū)421用作第一 PMOS晶體管462的漏極端子，并且通過第三接觸件4403連接至金屬-1層470。回參考圖9Α，第三接觸件4403、金屬-1層470和第一接觸件4401用于連接第一 NMOS晶體管460與第一 PMOS晶體管462，參考圖9C，使得第一 NMOS晶體管460和第一 PMOS晶體管462的漏極端子彼此連接。第二 P型區(qū)422用作第一 PMOS晶體管462的源極端子，并且通過第四接觸件4404連接至金屬-1層470，以接收電源電壓VDD。多晶結(jié)構(gòu)450用作第一 PMOS晶體管462的柵極端子。
[0078]類似地，第二 ρ型區(qū)422、第三ρ型區(qū)423和多晶結(jié)構(gòu)450用作第二 PMOS晶體管464。第二 ρ型區(qū)422還用作第二 PMOS晶體管464的源極端子，并且通過第四接觸件4404連接至金屬-1層470，以接收電源電壓VDD。第二 P型區(qū)422是第一 PMOS晶體管462和第二 PMOS晶體管464的共用源極。第三ρ型區(qū)423用作第二 PMOS晶體管464的漏極端子，并且通過第五接觸件4405連接至金屬-1層470。回參考圖9A，第五接觸件4405、金屬-1層470和第七接觸件4407用于將第二 PMOS晶體管464連接至第二 NMOS晶體管466，參考圖9A，從而使得第二 PMOS晶體管464和第二 NMOS晶體管466的漏極端子彼此連接。多晶結(jié)構(gòu)450用作第二 PMOS晶體管464的柵極端子。因此，多晶結(jié)構(gòu)450用作第一 NMOS晶體管460、第二 NMOS晶體管466、第一 PMOS晶體管462和第二 PMOS晶體管464的共用柵極。
[0079]參考圖9A所示和所述的布局方法可廣泛地應(yīng)用于使用反相器的電路，諸如模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)和多路復(fù)用器。
[0080]如圖9A、圖9B和圖9C所示，沒有用于連接第一 NMOS晶體管460、第二 NMOS晶體管466、第一 PMOS晶體管462與第二 PMOS晶體管464的金屬-2層。基于圖1A、圖1B和圖1C所示實施例中描述的類似原因，這種布局方法在反相器區(qū)域中無需金屬掩模。此外，基于圖2所示實施例中描述的類似原因，可增大金屬-2層工藝窗口。
[0081]此外，基于圖3所示實施例中描述的類似原因，由于主體458在第一方向FD上延伸，所以，如果在制造工藝期間在第一方向FD上發(fā)生偏移，那么接觸件仍與多晶結(jié)構(gòu)450的主體458接觸。因此，多晶結(jié)構(gòu)450與金屬-1層之間的電傳導(dǎo)不受影響，并且由第一 NMOS晶體管460、第二 NMOS晶體管466、第一 PMOS晶體管462和第二 PMOS晶體管464形成的兩個反相器的功能也不受影響。
[0082]此外，根據(jù)本發(fā)明的多晶結(jié)構(gòu)450允許對于接觸位置的更靈活的工藝窗口或覆蓋窗口。例如，在主體458與第一支柱452和第二支柱454之間的接合處，可容許接觸位置的偏移，這在現(xiàn)有方法中是不允許的。
[0083]圖9D是根據(jù)一些實施例的半導(dǎo)體器件90的等效電路145的電路圖。參考圖9D，等效電路145包括第一 NMOS晶體管460、第二 NMOS晶體管466、第一 PMOS晶體管462和第二 PMOS晶體管464。
[0084]第一 NMOS晶體管460的源極端子連接至節(jié)點Vss。第一 NMOS晶體管460和第一PMOS晶體管462的柵極端子在節(jié)點X處連接在一起。第一 NMOS晶體管460和第一 PMOS晶體管462的漏極端子在節(jié)點I處連接在一起。第一 PMOS晶體管462的源極端子連接至電源電壓Vdd。在本實施例中，第一 NMOS晶體管460和第一 PMOS晶體管462用作第一反相器
invlo
[0085]同樣地，第二 NMOS晶體管466的源極端子連接至節(jié)點Vss。第二 NMOS晶體管466和第二 PMOS晶體管464的柵極端子在節(jié)點X處連接在一起。第二 NMOS晶體管466和第二PMOS晶體管464的漏極端子在節(jié)點z處連接在一起。第二 PMOS晶體管464的源極端子連接至節(jié)點Vdd。第二 NMOS晶體管466和第二 PMOS晶體管462用作第二反相器inv 2。
[0086]圖9E是根據(jù)一些實施例的等效電路145的電路符號。參考圖9E，第一反相器invI和第二反相器inv 2的輸入端在節(jié)點X處連接在一起。反相器inv I的輸出端連接至節(jié)點I。反相器inv 2的輸出端連接至節(jié)點z。
[0087]圖1OA是根據(jù)一些實施例的半導(dǎo)體器件100的示意圖。為了說明，僅示出了有源區(qū)和多晶結(jié)構(gòu)。參考圖10A，例如，除了第一器件53A應(yīng)用于半導(dǎo)體器件100外，半導(dǎo)體器件100與參考圖9所述和所示的半導(dǎo)體器件90類似。本實施例中的第一器件53A形成在主體458和第一有源區(qū)410(或第三有源區(qū)430)之間的第二支柱454處。第一器件53A在第二方向SD上具有寬度Wfl且在第一方向FD上具有長度L fl。在一些實施例中，第一器件53A的寬度Wfl的范圍是第一支柱452的寬度W 2至2.6倍。此外，第一器件53A的長度Lfl在約120nm至170nm的范圍內(nèi)。
[0088]為了防止第一器件53A與第一有源區(qū)410或第三有源區(qū)430重疊，使得非故意地去除被第一器件53A覆蓋的第一有源區(qū)410或第三有源區(qū)430，所以主體458和第一器件53A之間的距離保持小于閾值距離Dth2。在一些實施例中，閾值距離Dth2在Onm至10nm的范圍內(nèi)。在另一個實施例中，閾值距離Dth2在15nm至30nm的范圍內(nèi)。在另一個實施例中，閾值距離Dth2在25nm至40nm的范圍內(nèi)。在又一個實施例中，閾值距離D th2在30nm至60nm的范圍內(nèi)。
[0089]圖1OB是根據(jù)一些實施例的半導(dǎo)體器件100的示意性布局圖。參考圖10B，為了方便，僅示出了有源區(qū)和多晶結(jié)構(gòu)。蝕刻工藝之后，去除第二支柱454的被第一器件53A覆蓋的部分。通過縮短第二支柱454的長度，降低了多晶結(jié)構(gòu)450的多晶電阻，使得提高了包括由第一 NMOS晶體管460、第二 NMOS晶體管466、第一 PMOS晶體管462和第二 PMOS晶體管464形成的兩個反相器的電路的操作速度。
[0090]圖11是根據(jù)一些實施例的示出了設(shè)計半導(dǎo)體器件的布局的方法的流程圖。參考圖11，在操作1702中，第一有源區(qū)和第二有源區(qū)被限定在襯底上，并且提供多晶結(jié)構(gòu)以連接第一有源區(qū)與第二有源區(qū)。多晶結(jié)構(gòu)包括第一支柱、第二支柱和主體。主體被布置為連接第一支柱與第二支柱。
[0091]在操作1704中，最初，第一方向上的支柱寬度被分配給第一支柱，并且不同于第一方向的第二方向上的主體寬度被分配給主體。在實施例中，主體寬度在40nm至90nm的范圍內(nèi)。
[0092]在操作1706中，確定主體寬度是否大于支柱寬度。如果否，在操作1708中，調(diào)整主體寬度和支柱寬度并重復(fù)操作1706。如果是，在操作1710中，確定主體的最佳主體寬度。
[0093]操作1710之后，在操作1712中，第一器件設(shè)置在主體和第二有源區(qū)之間的第一支柱處。
[0094]在操作1714中，分配主體和第一器件之間的第一距離。
[0095]在操作1716中，獲得關(guān)于主體與第一器件之間的閾值距離的信息。
[0096]在操作1718中，確定第一距離是否短于閾值距離。如果否，在操作1720中，調(diào)整第一距離且重復(fù)操作1718。如果是，在操作1722中，獲得最佳第一距離。
[0097]應(yīng)該注意，操作1702至1710和操作1712至1722可彼此獨立。沒有操作1712至1722的情況下可單獨地實施操作1702至1710。同樣地，沒有操作1702至1710的情況下可單獨地實施操作1712至1722?？蛇x地，操作1702至1710和操作1712至1722的順序是可互換的。
[0098]一些實施例具有下列特征和/或優(yōu)點中的一個或組合。在一些實施例中，半導(dǎo)體器件包括第一有源區(qū)、第二有源區(qū)和導(dǎo)電金屬結(jié)構(gòu)。第二有源區(qū)與第一有源區(qū)分隔開。導(dǎo)電金屬結(jié)構(gòu)布置為連接第一有源區(qū)與第二有源區(qū)。導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、第二支柱和主體。第二支柱與第一支柱分隔開。主體在第一支柱與第二支柱之間延伸且連接第一支柱與第二支柱。
[0099]在一些實施例中，在一種設(shè)計半導(dǎo)體器件的布局的方法中，第一有源區(qū)和第二有源區(qū)限定在襯底上，并且提供導(dǎo)電金屬結(jié)構(gòu)。導(dǎo)電金屬結(jié)構(gòu)被布置為連接第一有源區(qū)與第二有源區(qū)。導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、第二支柱和主體。主體被布置為連接第一支柱與第二支柱。第一有源區(qū)、第二有源區(qū)和導(dǎo)電金屬結(jié)構(gòu)由反相器的一部分圖案構(gòu)成。第一方向上的支柱寬度被分配給第一支柱。垂直于第一方向的第二方向上的主體寬度被分配給主體。調(diào)整支柱寬度和主體寬度，直到主體寬度大于支柱寬度。
[0100]在一些實施例中，在一種制造半導(dǎo)體器件的方法中，提供了襯底。第一有源區(qū)和第二有源區(qū)形成在襯底中。導(dǎo)電金屬結(jié)構(gòu)設(shè)置在襯底上，以連接第一有源區(qū)與第二有源區(qū)。導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、第二支柱和主體。主體被布置為連接第一支柱與第二支柱。第一有源區(qū)、第二有源區(qū)和導(dǎo)電金屬結(jié)構(gòu)由反相器的一部分圖案構(gòu)成。
[0101]上面論述了若干實施例的特征，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與這里所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、更換以及改變。
【主權(quán)項】
1.一種半導(dǎo)體器件，包括: 第一有源區(qū)； 第二有源區(qū)，與所述第一有源區(qū)分隔開；以及 導(dǎo)電金屬結(jié)構(gòu)，布置為連接所述第一有源區(qū)和所述第二有源區(qū)，所述導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、與所述第一支柱分隔開的第二支柱以及在所述第一支柱和所述第二支柱之間延伸并且連接所述第一支柱和所述第二支柱的主體。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一支柱和所述第二支柱中的每一個均連接所述第一有源區(qū)和所述第二有源區(qū)。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一支柱和所述第二支柱中的一個連接所述第一有源區(qū)和所述第二有源區(qū)。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的一個，并且所述第二支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的另一個。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一支柱在第一方向上的寬度大于所述主體在第二方向上的寬度，所述第二方向與所述第一方向不同。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述第一支柱和所述第二支柱中的每一個均連接所述第一有源區(qū)和所述第二有源區(qū)。7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述第一支柱和所述第二支柱中的一個連接所述第一有源區(qū)和所述第二有源區(qū)。8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述第一支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的一個，并且所述第二支柱連接至所述第一有源區(qū)和所述第二有源區(qū)中的另一個。9.一種半導(dǎo)體器件，包括: 第一有源區(qū)； 第二有源區(qū)，與所述第一有源區(qū)分隔開； 第三有源區(qū)，與所述第二有源區(qū)和所述第一有源區(qū)分隔開；以及導(dǎo)電金屬結(jié)構(gòu)，被布置為連接所述第一有源區(qū)與所述第二有源區(qū)，所述導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、與所述第一支柱分隔開的第二支柱、與所述第一支柱和所述第二支柱分隔開的第三支柱以及在所述第一支柱、所述第二支柱和所述第三支柱之間延伸并且連接所述第一支柱、所述第二支柱和所述第三支柱的主體。10.一種設(shè)計半導(dǎo)體器件的布局的方法，所述方法包括: 在襯底上限定第一有源區(qū)； 在所述襯底上限定與所述第一有源區(qū)分隔開的第二有源區(qū)； 布置導(dǎo)電金屬結(jié)構(gòu)以連接所述第一有源區(qū)和所述第二有源區(qū)，所述導(dǎo)電金屬結(jié)構(gòu)包括第一支柱、與所述第一支柱分隔開的第二支柱和在所述第一支柱和所述第二支柱之間延伸并且連接所述第一支柱與所述第二支柱的主體； 將第一方向上的支柱寬度分配給所述第一支柱； 將與所述第一方向不同的第二方向上的主體寬度分配給所述主體；以及 調(diào)整所述支柱寬度和所述主體寬度，直到所述主體寬度大于所述支柱寬度。
【文檔編號】H01L21/77GK105845676SQ201510437337
【公開日】2016年8月10日
【申請日】2015年7月23日
【發(fā)明人】周庭暐, 吳文朗, 陳啟通, 陳順利, 江庭瑋, 田麗鈞
【申請人】臺灣積體電路制造股份有限公司