專利名稱：一種電壓跟隨電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及開關(guān)電源，具體地說是一種新穎的開關(guān)電源多路電壓輸出的電壓跟隨電路。
背景技術(shù)：
近幾年迅速發(fā)展的系統(tǒng)集成芯片(SoC，System on Chip)，大多以DSP core和MCU core為核心。因此，DSP技術(shù)也已經(jīng)成為集成電路設(shè)計的核心技術(shù)之一。DSP系統(tǒng)包括內(nèi)核單元和I/O設(shè)備，內(nèi)核與外圍的I/O設(shè)備由不同的電源電壓供電，以便在優(yōu)化性能的同時降低功耗。但是，用戶必須將這些電源電壓加到器件上，并按預定的順序上電，以防損壞器件。
這樣，為了達到較高的上電時序要求，電壓跟隨就成了有效的解決方法。現(xiàn)有的電壓跟隨電路，能做到如圖1(a)和圖1(c)的電壓啟動波形，這樣的電壓啟動波形只能滿足一般系統(tǒng)的上電時序要求。對DSP系統(tǒng)來說，往往需要更高的上電時序要求。如在這樣的一個實例中當內(nèi)核電壓Vcore上升到設(shè)定值的90％時，對應的時間為T，此時外設(shè)電壓VI/O上升的電壓對應為V1，內(nèi)核電壓Vcore上升的電壓對應為V2，在從電壓上升的0到T時間段內(nèi)，對應的電壓V2與V1差的絕對值不大于0.5V。顯然在上述實例中圖1(a)和圖1(c)的電壓啟動波形已經(jīng)不能滿足其上電時序要求了。圖1(b)中，在啟動過程中內(nèi)核電壓Vcore與外設(shè)電壓VI/O緊貼著同步上升，V2與V1的壓差為零，這樣的啟動波形就較好的滿足上述實例中的上電時序要求。這種上電時序的最大優(yōu)點是可以解決DSP在上電過程中因不同的上電時序要求而帶來的較大功耗和干擾。
圖2中的電壓跟隨電路方案能實現(xiàn)圖1(b)中的啟動波形，該電路包括兩個MOS管和開關(guān)時序控制電路。電源模塊的外設(shè)電壓VI/O和內(nèi)核電壓Vcore分別通過MOS管S1和MOS管S2給DSP的I/O設(shè)備及內(nèi)核供電。在啟動過程中，控制電路會不斷檢測外設(shè)電壓VI/O與內(nèi)核電壓Vcore的大小，以決定S1與S2的開通與關(guān)斷。在完成啟動后，由MOS管S1與MOS管S2傳送電流。但是這種解決方案很難滿足較高的上電時序要求，并且在低壓大電流的情況下，MOS管S1與MOS管S2上的損耗及壓降也將變得不可忽視，同時DSP較為精確的工作電壓范圍將給電源系統(tǒng)的設(shè)計帶來較大難度。加上長時間工作，MOS管S1與MOS管S2使用壽命也會縮短，系統(tǒng)的可靠性將大大降低。同時為滿足較高的上電時序要求往往需要較為復雜的控制電路，這將會導致系統(tǒng)的設(shè)計成本增加。

發(fā)明內(nèi)容
本發(fā)明的目的是為了實現(xiàn)圖1(b)中的電壓啟動波形，提供一種控制方式簡單、成本低且可靠性高的電壓跟隨電路。
本發(fā)明的電壓跟隨電路是通過下述方案實現(xiàn)一種電壓跟隨電路，包括一個MOS管Q1和一個電壓比較電路，所述電壓比較電路包括一個基準源Vref和一個比較器U1，在啟動過程中所述的MOS管S是開通的，內(nèi)核電壓Vcore與外設(shè)電壓VI/O同時上升，當Vcore的電壓超過設(shè)定值時MOS管Q1關(guān)斷，MOS管Q1關(guān)斷后VI/O繼續(xù)上升，直到設(shè)定值。
本發(fā)明的電壓跟隨電路，所述的MOS管Q1只是在啟動時工作了一小段時間，在完成啟動過程后一直處于關(guān)斷狀態(tài)。即我們只需要控制當內(nèi)核電壓Vcore超過某個設(shè)定電壓點時關(guān)斷MOS管Q1就可以了，控制方式非常簡單、易于實現(xiàn)；在完在啟動后，MOS管Q1就一直處于關(guān)斷狀態(tài)，其可靠性顯然要比圖2的控制方式高得多。更為重要的是，這種電壓跟隨電路的控制方式極其簡單，這個特點使得電路省掉了不少元器件，大大的節(jié)省了PCB有限的面積，同時也較大程度地降低了成本。
所述的MOS管Q1為N溝道型；所述的基準信號Vref通過電阻R2與比較器U1的正輸入端相連；內(nèi)核電壓Vcore通過電阻R3引到比較器U1負輸入端；比較器U1的輸出端與MOS管Q1的門極相連；比較器U1的輸出端通過R1與電源Vcc相連為比較器U1提供電壓偏置。所述的電阻R1兩端并聯(lián)加速電容C1。
作為本發(fā)明的進一步改進，所述的電壓跟隨電路還包括一個比較器U2、電阻R5、電阻R4、電阻R6和一個NPN的三極管Q12；所述的比較器U2的正輸入端通過電阻R4連接到內(nèi)核電壓Vcore，負輸入端通過電阻R5連接到外設(shè)電壓VI/O，輸出端通過電阻R6連接到電源Vcc；所述的三極管Q12的基極連接到比較器U2的輸出端，發(fā)射極連到地，集電極連到U1的負輸入端。改進后的電路比原先的電路多了一級比較電路和一個NPN的三極管Q12，很好地解決了外設(shè)電壓VI/O在分離點附近掉落的現(xiàn)象。


下面結(jié)合附圖和實例對本發(fā)明作進一步說明。
圖1(a)為內(nèi)核電壓Vcore滯后于外設(shè)電壓VI/O的啟動波形；圖1(b)為內(nèi)核電壓Vcore與外設(shè)電壓VI/O同斜率同步上升的啟動波形；圖1(c)為內(nèi)核電壓Vcore超前于外設(shè)電壓VI/O的啟動波形；圖1(d)為外設(shè)電壓VI/O出現(xiàn)電壓下掉現(xiàn)象的啟動波形；圖2為常用的電壓跟隨電路方案；圖3為本發(fā)明的電壓跟隨電路方案；圖4為本發(fā)明的電壓跟隨實際電路；圖5為本發(fā)明用于隔離電源的各關(guān)鍵點電壓波形時序圖；圖6為本發(fā)明用于非隔離電源各關(guān)鍵點電壓波形時序圖；圖7為本發(fā)明改進后的電路。
圖8為本發(fā)明改進后的電路用于隔離電源各關(guān)鍵點的電壓波形時序圖；圖9為本發(fā)明改進后的電路用于非隔離電源各關(guān)鍵點的電壓波形時序圖。
圖10為本發(fā)明在非隔離升壓電路中的應用圖11為本發(fā)明在非隔離降壓電路中的應用圖12為本發(fā)明在隔離式反激電路中的應用圖13為本發(fā)明在隔離式正激電路中的應用具體實施方式
參照圖3、4，本發(fā)明的電壓跟隨電路包括一個MOS管Q1和電壓檢測比較電路。所述電壓比較電路包括一個基準信號Vref、一個比較器U1、一個電容C1及電阻R1、電阻R2和電阻R3?；鶞市盘朧ref通過電阻R2與比較器U1的正輸入端相連；內(nèi)核電壓Vcore通過電阻R3引到比較器U1負輸入端；比較器U1的輸出端與N溝道型MOS管Q1的門極相連；比較器U1的輸出端通過電阻R1與電源Vcc相連為比較器U1提供電壓偏置；加速容C1與電阻R1并聯(lián)。
在隔離電源中電源Vcc的建立完全決定于內(nèi)核電壓Vcore或外設(shè)電壓VI/O，只是電源Vcc幅值要大得多；在非隔離電源中，電源Vcc較內(nèi)核電壓Vcore和外設(shè)電壓VI/O先建立。在加電壓跟隨電路之前，我們事先把電源模塊的兩路輸出調(diào)到內(nèi)核電壓Vcore稍超前于外設(shè)電壓VI/O，如圖1(C)所示。
上述電壓跟隨電路在隔離電源中的工作原理如下1)參照圖5，在t＝T1時刻，Vcc與內(nèi)核電壓Vcore一起上升，由于MOS管Q1的源極S與內(nèi)核電壓Vcore相連，故Vgs上升得要比Vcc緩得多。在Vgs不足以使MOS管Q1完全導通之前的一小段時間內(nèi)，內(nèi)核電壓Vcore主要通過MOS管Q1的體內(nèi)二極管向外設(shè)電壓VI/O灌電流，使外設(shè)電壓VI/O跟著內(nèi)核電壓Vcore一起上升。當MOS管Q1完全導通后，內(nèi)核電壓Vcore通過MOS管Q1的溝道向外設(shè)電壓VI/O灌電流，使外設(shè)電壓VI/O與內(nèi)核電壓Vcore同步上升。
2)在t＝T2時刻，內(nèi)核電壓Vcore超過了設(shè)定電壓值，觸發(fā)比較器U1翻轉(zhuǎn)使MOS管Q1關(guān)斷；完成電壓跟隨過程。此后，內(nèi)核電壓Vcore正常輸出，外設(shè)電壓VI/O脫離內(nèi)核電壓Vcore繼續(xù)上升。
3)在t＝T3時刻，外設(shè)電壓VI/O到達設(shè)定電壓值，正常輸出給I/O設(shè)備供電。此時整個啟動過程完成。
上述電壓跟隨電路在非隔離電源中的工作原理如下1)參照圖6，在t＝T1時刻，Vcc與Vgs建立。
2)在t＝T2時刻，Vcc與內(nèi)核電壓Vcore開始一起上升。同樣由于內(nèi)核電壓Vcore的上升，Vgs的電壓會有所下降。
3)在t＝T3時刻，內(nèi)核電壓Vcore超過了設(shè)定電壓值，觸發(fā)比較器翻轉(zhuǎn)使MOS管Q1關(guān)斷；完成電壓跟隨過程。此后內(nèi)核電壓Vcore正常輸出，外設(shè)電壓VI/O脫離內(nèi)核電壓Vcore繼續(xù)上升。
4)外設(shè)電壓VI/O到達設(shè)定電壓值，正常輸出給I/O設(shè)備供電。此時整個啟動過程完成。
本發(fā)明的電壓跟隨電路，在電源空載或輕載情況下均能得到較好的電壓跟隨波形。但在負載較重的情況下，外設(shè)電壓VI/O在啟動波形分離點附近會出現(xiàn)先掉一下再起來的情況如圖1(d)所示。這是由于在跟隨啟動過程中，內(nèi)核電壓Vcore一直有向外設(shè)電壓VI/O灌電流；即外設(shè)電壓VI/O對負載輸出的電流包括兩部分一部分是外設(shè)電壓VI/O自己的，另一部分則是由內(nèi)核電壓Vcore提供的。所以當MOS管Q1關(guān)斷后，由內(nèi)核電壓Vcore提供的那部分電流被切斷了，而負載需要的電流并沒有減少。對外設(shè)電壓VI/O來說，相當于瞬間加大了負載，類似于一個動態(tài)過程。
為了解決外設(shè)電壓VI/O在分離點附近掉的現(xiàn)象，我們對本發(fā)明的電壓跟隨電路做了改進，如圖7所示。改進后的電路比原先的電路多了一級比較電路和一個NPN的三極管Q12。所述比較電路包括一個比較器U2和三個電阻R5、電阻R4及電阻R6。比較器U2的正輸入端通過R4連接到內(nèi)核電壓Vcore；負輸入端通過電阻R3連接到外設(shè)電壓VI/O；輸出端通過電阻R6連接到電源Vcc。三極管Q12的基極連接到比較器U2的輸出端，發(fā)射極連到地，集電極連到比較器U1的負輸入端。
上述改進后的電壓跟隨電路在隔離電源中的工作原理如下1)參照圖8，在t＝T1時刻，Vcc與內(nèi)核電壓Vcore一起上升。由于我們事先將兩路啟動波形調(diào)整到如圖1(c)所示，因此在上升過程中比較器U2始終輸出高信號，使三極管Q12一直處于開通狀態(tài)，比較器U1的負輸入端電壓一直被三極管Q12拉得很低。
2)在t＝T2時刻，內(nèi)核電壓Vcore超過了設(shè)定電壓值，此時新增的比較電路開始發(fā)揮作用了。當內(nèi)核電壓Vcore電壓低于外設(shè)電壓VI/O時，比較器U2將輸出高電位，將比較器U1的負輸入端電位拉低，保持MOS管Q1處于開通狀態(tài)，維持電壓跟隨狀態(tài)。
3)在t＝T3時刻，外設(shè)電壓VI/O高于內(nèi)核電壓Vcore，觸發(fā)比較器U2輸出翻轉(zhuǎn)，關(guān)斷三極管Q12；進而觸發(fā)比較器U2輸出翻轉(zhuǎn)，關(guān)斷MOS管Q1，完成電壓跟隨過程。此后，內(nèi)核電壓Vcore正常輸出，外設(shè)電壓VI/O脫離內(nèi)核電壓Vcore繼續(xù)上升。
4)在t＝T4時刻，外設(shè)電壓VI/O到達設(shè)定電壓值，正常輸出給I/O設(shè)備供電。此時整個啟動過程完成。
上述改進后的電壓跟隨電路在非隔離電源中的工作原理如下1)參照圖9，在t＝T1時刻，在t＝T1時刻，Vcc與Vgs建立。
2)在t＝T2時刻，Vcc與內(nèi)核電壓Vcore開始一起上升。
3)在t＝T3時刻，內(nèi)核電壓Vcore超過了設(shè)定電壓值，但MOS管Q1繼續(xù)保持開通狀態(tài)。
4)在t＝T4時刻，外設(shè)電壓VI/O高于內(nèi)核電壓Vcore，MOS管Q11關(guān)斷，完成電壓跟隨過程。此后，內(nèi)核電壓Vcore正常輸出，外設(shè)電壓VI/O脫離內(nèi)核電壓Vcore繼續(xù)上升。
5)在t＝T5時刻，外設(shè)電壓VI/O到達設(shè)定電壓值，正常輸出給I/O設(shè)備供電。此時整個啟動過程完成。
以上對本發(fā)明進行了詳細說明，這種電壓跟隨電路在各種隔離和非隔離電源都有著較為廣泛的應用，而對電源模塊本身的拓撲機構(gòu)無特殊要求。本發(fā)明并不限定于此，凡在不違背發(fā)明的精神和內(nèi)容所作的改進或替換，應被視為屬于本發(fā)明的保護范圍。
權(quán)利要求
1.一種電壓跟隨電路，包括一個MOS管Q1和一個電壓比較電路，其特征在于所述電壓比較電路包括一個基準源Vref和一個比較器U1，在啟動過程中所述的MOS管S是開通的，內(nèi)核電壓Vcore與外設(shè)電壓VI/O同時上升，當Vcore的電壓超過設(shè)定值時MOS管Q1關(guān)斷，MOS管Q1關(guān)斷后VI/O繼續(xù)上升，直到設(shè)定值。
2.如權(quán)利要求1所述的電壓跟隨電路，其特征在于所述的MOS管Q1為N溝道型；所述的基準信號Vref通過電阻R2與比較器U1的正輸入端相連；內(nèi)核電壓Vcore通過電阻R3引到比較器U1負輸入端；比較器U1的輸出端與MOS管Q1的門極相連；比較器U1的輸出端通過R1與電源Vcc相連為比較器U1提供電壓偏置。
3.如權(quán)利要求1或2所述的電壓跟隨電路，其特征在于所述的電阻R1兩端并聯(lián)加速電容C1。
4.如權(quán)利要求3所述的電壓跟隨電路，其特征在于還包括一個比較器U2、電阻R5、電阻R4、電阻R6和一個NPN的三極管Q12；所述的比較器U2的正輸入端通過電阻R4連接到內(nèi)核電壓Vcore，負輸入端通過電阻R5連接到外設(shè)電壓VI/O，輸出端通過電阻R6連接到電源Vcc；所述的三極管Q12的基極連接到比較器U2的輸出端，發(fā)射極連到地，集電極連到U1的負輸入端。
全文摘要
本發(fā)明公開了一種電壓跟隨電路，包括一個MOS管Q1和一個電壓比較電路，所述電壓比較電路包括一個基準源Vref和一個比較器U1，在啟動過程中所述的MOS管S是開通的，內(nèi)核電壓Vcore與外設(shè)電壓V
文檔編號H02M5/00GK1822481SQ20051006173
公開日2006年8月23日 申請日期2005年11月28日 優(yōu)先權(quán)日2005年11月28日
發(fā)明者張從峰, 章浩, 華桂潮 申請人:伊博電源(杭州)有限公司