本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種電壓保持電路及驅(qū)動(dòng)方法、GOA單元和電路、顯示面板。

背景技術(shù)：

薄膜晶體管液晶顯示屏(英文全程：Thin Film Transistor Liquid Crystal Display，簡(jiǎn)稱：TFT-LCD)目前已在顯示器、手機(jī)、數(shù)碼相機(jī)、電子相框等電子產(chǎn)品中得到了廣泛的應(yīng)用。為了進(jìn)一步的實(shí)現(xiàn)人機(jī)互動(dòng)，提高用戶體驗(yàn)，現(xiàn)有技術(shù)中還提出了觸控式顯示面板，而內(nèi)嵌式觸控(英文全稱：In Cell Touch)顯示面板集成觸控面板功能和顯示功能于一體，具體輕薄、低成本等優(yōu)點(diǎn)，更是嵌式觸控顯示面板的主流發(fā)展方向。

通常，內(nèi)嵌式觸控顯示面板采用分時(shí)驅(qū)動(dòng)的方式進(jìn)行驅(qū)動(dòng)。具體的，內(nèi)嵌式觸控顯示面板將一幀時(shí)間劃分為顯示階段和觸控階段，在顯示階段逐行向各柵線中輸入柵極驅(qū)動(dòng)信號(hào)，顯示面板進(jìn)行顯示，此階段中不進(jìn)行觸控驅(qū)動(dòng)信號(hào)的輸出；在觸控階段向觸控驅(qū)動(dòng)電極輸入觸控驅(qū)動(dòng)信號(hào)，顯示面板進(jìn)行觸控感應(yīng)，此階段中暫停柵極驅(qū)動(dòng)信號(hào)的輸入，進(jìn)入下一個(gè)顯示階段時(shí)繼續(xù)進(jìn)行柵極驅(qū)動(dòng)信號(hào)的輸入。通常，柵極驅(qū)動(dòng)信號(hào)的輸入通過(guò)集成柵極驅(qū)動(dòng)電路(英文：Gate Drive On Array，簡(jiǎn)稱:GOA)進(jìn)行。GOA電路包括多個(gè)GOA單元，每一個(gè)GOA單元連接一條柵線，用于向與其連接的柵線中輸入柵極驅(qū)動(dòng)信號(hào)。觸控顯示過(guò)程中，若第n級(jí)GOA單元輸出柵極驅(qū)動(dòng)信號(hào)后進(jìn)入觸控階段，則在觸控階段結(jié)束進(jìn)入下一次顯示階段時(shí)需要保證第n+1級(jí)GOA單元可以正常輸出柵極驅(qū)動(dòng)信號(hào)。而保證第n+1級(jí)GOA單元可以正常輸出柵極驅(qū)動(dòng)信號(hào)的關(guān)鍵點(diǎn)在于保證在觸控階段結(jié)束時(shí)第n+1級(jí)GOA單元中的上拉結(jié)點(diǎn)仍保持高電平。然而，由于觸控階段時(shí)間較長(zhǎng)且TFT截至后仍會(huì)有少量電荷流過(guò)，因此觸控階段結(jié)束后第一個(gè)需要輸出柵極驅(qū)動(dòng)信號(hào)的GOA單元的上拉結(jié)點(diǎn)可能變?yōu)榈碗娖健?/p>

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供一種電壓保持電路、GOA單元、GOA電路以及顯示面板，用于解決現(xiàn)有技術(shù)中節(jié)點(diǎn)的電壓可能無(wú)法保持的問(wèn)題。

為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：

第一方面，提供一種電壓保持電路，包括：第一控制單元、第二控制單元以及輸出單元；

所述第一控制單元連接第一電平端、第二電平端、第一節(jié)點(diǎn)以及電壓保持結(jié)點(diǎn)，用于在所述電壓保持結(jié)點(diǎn)的電壓的控制下將所述第一節(jié)點(diǎn)的電壓與所述第一電平端的電壓拉齊或者將所述第一節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊；

所述第二控制單元連接控制信號(hào)輸入端、第二節(jié)點(diǎn)、所述第一電平端、所述第二電平端以及所述第一節(jié)點(diǎn)，用于在所述控制信號(hào)輸入端輸入的控制信號(hào)和所述第一節(jié)點(diǎn)的電壓的控制下將所述第二節(jié)點(diǎn)的電壓與所述第一電平端的電壓拉齊或者將所述第二節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊；

所述輸出單元連接所述第一電平端、所述第二節(jié)點(diǎn)以及所述電壓保持結(jié)點(diǎn)，用于在所述第二節(jié)點(diǎn)的電壓的控制下向所述電壓保持結(jié)點(diǎn)輸入所述第一電平端的電壓。

可選的，所述第一控制單元包括：第一晶體管和第二晶體管；

所述第一晶體管的第一極連接所述第一電平端，所述第一晶體管的第二極連接所述第一節(jié)點(diǎn)，所述第一晶體管的柵極連接所述第一晶體管的第一極；

所述第二晶體管的第一極連接所述第一節(jié)點(diǎn)，所述第二晶體管的第二極連接所述第二電平端，所述第二晶體管的柵極連接所述電壓保持結(jié)點(diǎn)。

可選的，所述第二控制單元包括：第三晶體管和第四晶體管；

所述第三晶體管的第一極連接所述第一電平端，所述第三晶體管的第二極連接所述第二節(jié)點(diǎn)，所述第三晶體管的柵極連接所述控制信號(hào)輸入端；

所述第四晶體管的第一極連接所述第二節(jié)點(diǎn)，所述第四晶體管的第二極連接所述第二電平端，所述第四晶體管的柵極連接所述第一節(jié)點(diǎn)。

可選的，所述輸出單元包括：第五晶體管；

所述第五晶體管的第一極連接所述第一電平端，所述第五晶體管的第二極連接所述GOA單元的上拉節(jié)點(diǎn)，所述第五晶體管的柵極連接所述第二節(jié)點(diǎn)。

可選的，各個(gè)晶體管均為N型晶體管。

第二方面，提供一種電壓保持電路的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)第一方面任一項(xiàng)所述的電壓保持電路；所述方法包括：

第一階段，第一控制單元在電壓保持結(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊；第二控制單元在控制信號(hào)輸入端輸入的控制信號(hào)和第一節(jié)點(diǎn)的電壓的控制下將第二節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；

第二階段，第一控制單元在電壓保持結(jié)點(diǎn)的電壓的控制下保持第一節(jié)點(diǎn)的電壓；第二控制單元在控制信號(hào)輸入端輸入的控制信號(hào)和第一節(jié)點(diǎn)的電壓的控制下保持第二節(jié)點(diǎn)的電壓；輸出單元在所述第二節(jié)點(diǎn)的電壓的控制下通過(guò)第一電平端對(duì)電壓保持結(jié)點(diǎn)進(jìn)行充電；

第三階段，第一控制單元在電壓保持結(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；第二控制單元在控制信號(hào)輸入端輸入的控制信號(hào)和第一節(jié)點(diǎn)的電壓的控制下將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊。

第三方面，提供一種GOA單元，所述GOA單元包括：信號(hào)輸入端、時(shí)鐘信號(hào)端、柵極驅(qū)動(dòng)信號(hào)輸出端、上拉結(jié)點(diǎn)、復(fù)位信號(hào)端以及第一方面任一項(xiàng)所述的電壓保持電路；

其中，所述上拉結(jié)點(diǎn)連接所述電壓保持電路的電壓保持節(jié)點(diǎn)。

第四方面，提供一種GOA電路，包括多個(gè)級(jí)聯(lián)的第三方面所述的GOA單元；

第1級(jí)GOA單元的信號(hào)輸入端連接起始信號(hào)端，所述第1級(jí)GOA單元的復(fù)位信號(hào)端連接第2級(jí)GOA單元的信號(hào)輸出端，所述第1級(jí)GOA單元的信號(hào)輸出端連接第2級(jí)GOA單元的信號(hào)輸入端；

第n級(jí)GOA單元的信號(hào)輸入端連接第n-1級(jí)GOA單元的信號(hào)輸出端，所述第n級(jí)GOA單元的復(fù)位信號(hào)端連接第n+1級(jí)GOA單元的信號(hào)輸出端，所述第n級(jí)GOA單元的信號(hào)輸出端連接第n+1級(jí)GOA單元的信號(hào)輸入端；

其中，n為大于1的正整數(shù)。

可選的，第n級(jí)GOA單元的電壓保持電路的控制信號(hào)輸入端連接第n-1級(jí)GOA單元的信號(hào)輸出端。

第五方面，提供一種顯示面板，包括第四方面任一項(xiàng)所述的GOA電路。

本發(fā)明實(shí)施例提供的電壓保持電路，包括第一控制單元、第二控制單元以及輸出單元，其中第一控制單元能夠?qū)⒌谝还?jié)點(diǎn)的電壓與第一電平端的電壓拉齊或者將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊，第二控制單元能夠?qū)⒌诙?jié)點(diǎn)的電壓與第一電平端的電壓拉齊或者將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊，輸出單元能夠在第二節(jié)點(diǎn)的電壓的控制下向電壓保持結(jié)點(diǎn)輸入第一電平端的電壓，即上述實(shí)施例可以通過(guò)電壓保持結(jié)點(diǎn)的電壓控制第一節(jié)點(diǎn)的電壓，然后通過(guò)第一節(jié)點(diǎn)的電壓以及控制信號(hào)輸入端輸入的控制信號(hào)控制第二節(jié)點(diǎn)的電壓，最后在第二節(jié)點(diǎn)的電壓控制下通過(guò)第一電平端向電壓保持結(jié)點(diǎn)充電，所以本發(fā)明實(shí)施例可以在電壓保持結(jié)點(diǎn)為高電平時(shí)保持電壓保持結(jié)點(diǎn)的高電平，即通過(guò)上述電壓保持電路可以解決現(xiàn)有技術(shù)中節(jié)點(diǎn)電壓可能無(wú)法保持的問(wèn)題。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明的實(shí)施例提供的電壓保持電路的示意性結(jié)構(gòu)圖；

圖2為本發(fā)明的實(shí)施例提供的電壓保持電路的電路圖；

圖3為本發(fā)明的實(shí)施例提供的電壓保持電路的驅(qū)動(dòng)方法的步驟流程圖；

圖4為本發(fā)明的實(shí)施例提供的電壓保持電路的掃描信號(hào)的時(shí)序狀態(tài)示意圖；

圖5為本發(fā)明的實(shí)施例提供的GOA單元的示意性結(jié)構(gòu)圖；

圖6為本發(fā)明的實(shí)施例提供的GOA電路的示意性結(jié)構(gòu)圖；

圖7為本發(fā)明的實(shí)施例提供的GOA電路的掃描信號(hào)的時(shí)序狀態(tài)示意圖；

圖8為本發(fā)明的實(shí)施例提供的另一種GOA電路的示意性結(jié)構(gòu)圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件，根據(jù)在電路中的作用本發(fā)明的實(shí)施例所采用的晶體管主要為開關(guān)晶體管。由于這里采用的開關(guān)晶體管的源極、漏極是對(duì)稱的，所以其源極、漏極是可以互換的。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為第一極，另一極稱為第二極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號(hào)輸入端為源極、信號(hào)輸出端為漏極。此外本發(fā)明實(shí)施例所采用的開關(guān)晶體管包括P型開關(guān)晶體管和N型開關(guān)晶體管兩種，其中，P型開關(guān)晶體管在柵極為低電平時(shí)導(dǎo)通，在柵極為高電平時(shí)截止；N型開關(guān)晶體管為在柵極為高電平時(shí)導(dǎo)通，在柵極為低電平時(shí)截止。

此外，還需要說(shuō)明的是，本申請(qǐng)中的“第一”、“第二”等字樣僅僅是為了對(duì)功能和作用基本相同的相同項(xiàng)或相似項(xiàng)進(jìn)行區(qū)分，“第一”、“第二”等字樣并不是在對(duì)數(shù)量和執(zhí)行次序進(jìn)行限定。

本發(fā)明的實(shí)施例提供一種電壓保持電路，具體的，參照?qǐng)D1所示，該電壓保持電路包括：第一控制單元11、第二控制單元12以及輸出單元13。

其中，第一控制單元11連接第一電平端V1、第二電平端V2、第一節(jié)點(diǎn)a以及電壓保持結(jié)點(diǎn)PU1，用于在電壓保持結(jié)點(diǎn)PU1的電壓的控制下將第一節(jié)點(diǎn)a的電壓與第一電平端V1的電壓拉齊或者將第一節(jié)點(diǎn)a的電壓與第二電平端V2的電壓拉齊。

第二控制單元12連接控制信號(hào)輸入端Input、第二節(jié)點(diǎn)b、第一電平端V1、第二電平端V2以及第一節(jié)點(diǎn)a，用于在控制信號(hào)輸入端Input輸入的控制信號(hào)和第一節(jié)點(diǎn)a的電壓的控制下將第二節(jié)點(diǎn)b的電壓與第一電平端V1的電壓拉齊或者將第二節(jié)點(diǎn)b的電壓與第二電平端V2的電壓拉齊。

輸出單元13連接第一電平端V1、第二節(jié)點(diǎn)b以及電壓保持結(jié)點(diǎn)PU1，用于在第二節(jié)點(diǎn)b的電壓的控制下向電壓保持結(jié)點(diǎn)PU1輸入第一電平端V1的電壓。

本發(fā)明實(shí)施例提供的電壓保持電路，包括第一控制單元、第二控制單元以及輸出單元，其中第一控制單元能夠?qū)⒌谝还?jié)點(diǎn)的電壓與第一電平端的電壓拉齊或者將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊，第二控制單元能夠?qū)⒌诙?jié)點(diǎn)的電壓與第一電平端的電壓拉齊或者將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊，輸出單元能夠在第二節(jié)點(diǎn)的電壓的控制下向電壓保持結(jié)點(diǎn)輸入第一電平端的電壓，即上述實(shí)施例可以通過(guò)電壓保持結(jié)點(diǎn)的電壓控制第一節(jié)點(diǎn)的電壓，然后通過(guò)第一節(jié)點(diǎn)的電壓以及控制信號(hào)輸入端輸入的控制信號(hào)控制第二節(jié)點(diǎn)的電壓，最后在第二節(jié)點(diǎn)的電壓控制下通過(guò)第一電平端向電壓保持結(jié)點(diǎn)充電，所以本發(fā)明實(shí)施例可以在電壓保持結(jié)點(diǎn)為高電平時(shí)保持電壓保持結(jié)點(diǎn)的高電平，即通過(guò)上述電壓保持電路可以解決現(xiàn)有技術(shù)中節(jié)點(diǎn)電壓可能無(wú)法保持的問(wèn)題。

進(jìn)一步的，參照?qǐng)D2所示，第一控制單元11包括：第一晶體管T1和第二晶體管T2；

第一晶體管T1的第一極連接第一電平端V1，第一晶體管T1的第二極連接第一節(jié)點(diǎn)a，第一晶體管T1的柵極連接第一晶體管T1的第一極；

第二晶體管T2的第一極連接第一節(jié)點(diǎn)a，第二晶體管T2的第二極連接第二電平端V2，第二晶體管T2的柵極連接電壓保持結(jié)點(diǎn)PU1。

第二控制單元12包括：第三晶體管T3和第四晶體管T4；

第三晶體管T3的第一極連接第一電平端V1，第三晶體管的第二極連接第二節(jié)點(diǎn)b，第三晶體管T3的柵極連接控制信號(hào)輸入端Input；

第四晶體管T4的第一極連接第二節(jié)點(diǎn)b，第四晶體管T4的第二極連接第二電平端V2，第四晶體管T4的柵極連接第一節(jié)點(diǎn)a。

輸出單元13包括：第五晶體管T5；

第五晶體管T5的第一極連接第一電平端V1，第五晶體管T5的第二極連接電壓保持結(jié)點(diǎn)PU1，第五晶體管T5的柵極連接第二節(jié)點(diǎn)b。

本發(fā)明再一實(shí)施例提供一種用于驅(qū)動(dòng)上述任一實(shí)施例提供的電壓保持電路的驅(qū)動(dòng)方法，具體的，參照?qǐng)D3所示，該方法包括如下步驟：

S31、第一階段，第一控制單元在電壓保持結(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊；第二控制單元在控制信號(hào)輸入端輸入的控制信號(hào)和第一節(jié)點(diǎn)的電壓的控制下將第二節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊。

S32、第一控制單元在電壓保持結(jié)點(diǎn)的電壓的控制下保持第一節(jié)點(diǎn)的電壓；第二控制單元在控制信號(hào)輸入端輸入的控制信號(hào)和第一節(jié)點(diǎn)的電壓的控制下保持第二節(jié)點(diǎn)的電壓；輸出單元在第二節(jié)點(diǎn)的電壓的控制下通過(guò)第一電平端對(duì)電壓保持結(jié)點(diǎn)進(jìn)行充電。

S33、第三階段，第一控制單元在電壓保持結(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；第二控制單元在控制信號(hào)輸入端輸入的控制信號(hào)和第一節(jié)點(diǎn)的電壓的控制下將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊。

上述實(shí)施例提供的電壓保持電路的驅(qū)動(dòng)方法，在第一階段第一控制單元將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊，第二控制單元將第二節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；在第二階段第一控制單元保持第一節(jié)點(diǎn)的電壓，第二控制單元保持第二節(jié)點(diǎn)的電壓，輸出單元在第二節(jié)點(diǎn)的電壓的控制下通過(guò)第一電平端對(duì)電壓保持結(jié)點(diǎn)進(jìn)行充電，在第三階段第一控制單元將第一節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊，第二控制單元將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊，即上述實(shí)施例在第三階段之前均可以對(duì)電壓保持結(jié)點(diǎn)進(jìn)行充電，因此上述實(shí)施例提供的電壓保持電路的驅(qū)動(dòng)方法可以解決現(xiàn)有技術(shù)中節(jié)點(diǎn)電壓可能無(wú)法保持的問(wèn)題。

以下參照?qǐng)D4所示的時(shí)序狀態(tài)圖對(duì)圖2所示電壓保持電路以及圖3所示電壓保持電路的驅(qū)動(dòng)方法的工作原理進(jìn)行說(shuō)明。其中，以電壓保持電路中各個(gè)晶體管均為柵極高電平時(shí)導(dǎo)通的N型晶體管、第一電平端V1和第二電平端V2均提供穩(wěn)定直流電壓且第一電平端V1提供的高電平電壓、第二電平端V2提供低電平電壓為例進(jìn)行說(shuō)明。示例性的，第二電平端V2可以接地。圖4中示出了控制信號(hào)輸出端Input的控制信號(hào)、第一節(jié)點(diǎn)a的電壓、第二節(jié)點(diǎn)b的電壓以及電壓保持節(jié)點(diǎn)PU1的電壓的時(shí)序狀態(tài)，且提供了三個(gè)階段的時(shí)序狀態(tài)，其中，第一階段為t1；第二階段為t2；第三階段為t3。

t1階段，電壓保持節(jié)點(diǎn)PU1高電平，因此第二晶體管T2導(dǎo)通，第二電平端V2通過(guò)第二晶體管T2將低電平輸入第一節(jié)點(diǎn)a，第一節(jié)點(diǎn)a為低電平，第四晶體管T4截止。又因?yàn)榭刂菩盘?hào)輸入端Input為高電平，因此第三晶體管T3導(dǎo)通，第一電平端V1通過(guò)第三晶體管T3將高電平輸入第二節(jié)點(diǎn)b，第二節(jié)點(diǎn)b為高電平。因?yàn)榈诙?jié)點(diǎn)b高電平，因此第五晶體管T5導(dǎo)通，第一電平端V1通過(guò)第五晶體管T5對(duì)電壓保持節(jié)點(diǎn)PU1進(jìn)行充電。

t2階段，控制信號(hào)輸入端Input低電平，第三晶體管T3截止，又因?yàn)殡妷罕３止?jié)點(diǎn)PU1為高電平，因此第二晶體管T2截止，第二電平端V2通過(guò)第二晶體管T2將低電平輸入第一節(jié)點(diǎn)a，第一節(jié)點(diǎn)a變?yōu)榈碗娖?，第四晶體管T4截止。因?yàn)榈谌w管T3和和第四晶體管T4均截止，因此第二節(jié)點(diǎn)b浮接。由于第三晶體管T3以及第四晶體管T4的寄生電容，在t1階段中存儲(chǔ)了電荷，而此階段中沒(méi)有放電路徑，因此存儲(chǔ)的電荷仍使第二節(jié)點(diǎn)b保持高點(diǎn)平，因?yàn)榈诙?jié)點(diǎn)b保持高電平，因此第五晶體管T5導(dǎo)通，第一電平端V1通過(guò)第五晶體管T5對(duì)電壓保持節(jié)點(diǎn)PU1進(jìn)行充電，電壓保持節(jié)點(diǎn)PU1保持高電平。

t3階段，第一晶體管T1的柵極連接第一電平端V1，因此第一晶體管T1導(dǎo)通；因?yàn)殡妷罕３止?jié)點(diǎn)PU1為低電平，所以第二晶體管T2截止；第一電平端V1通過(guò)第一晶體管T1將高電平輸入第一節(jié)點(diǎn)a，第一節(jié)點(diǎn)a高電平。又因?yàn)榭刂菩盘?hào)輸入端Input低電平，第三晶體管T3截止，第一節(jié)點(diǎn)a高電平，第四晶體管T4導(dǎo)通，第二電平端V2通過(guò)第四晶體管T4將低電平輸入第二節(jié)點(diǎn)b，第二節(jié)點(diǎn)b低電平。

進(jìn)一步的，t3階段之后電壓保持電路的Input再次輸入高電平之前，壓保持節(jié)點(diǎn)PU1始終保持低電平。

因?yàn)殡妷罕３蛛娐吩趬罕３止?jié)點(diǎn)PU1為高電平時(shí)對(duì)壓保持節(jié)點(diǎn)PU1進(jìn)行充電，因此可以避免電壓保持節(jié)點(diǎn)PU1變?yōu)榈碗娖剑陨鲜鰧?shí)施例提供的電壓保持電路可以解決節(jié)點(diǎn)電壓無(wú)法保持的問(wèn)題。

進(jìn)一步的，上述實(shí)施例提供的電壓保持電路中的晶體管還可以同時(shí)包括N型晶體管和P型晶體管，此時(shí)需重新調(diào)整電壓保持電路各個(gè)輸入信號(hào)的時(shí)序狀態(tài)即可，例如：將第三晶體管T3設(shè)置為P型晶體管，調(diào)整控制信號(hào)輸入端Input在t1階段輸入低電平且在t2、t3階段輸入高電平。當(dāng)然也可以將其他晶體管設(shè)置為P型晶體管，這都是本領(lǐng)域的技術(shù)人員依據(jù)本發(fā)明的實(shí)施例可以做出的合理變通方案，因此均應(yīng)為本發(fā)明的保護(hù)范圍。然而考慮到晶體管的制程工藝，由于不同類型的晶體管的有源層摻雜材料不相同，因此電壓保持電路中采用統(tǒng)一類型的晶體管更有利于電壓保持電路的制程工藝。

本發(fā)明再一實(shí)施例提供一種GOA單元，具體的，參照?qǐng)D5所示，GOA單元包括：信號(hào)輸入端Input1、時(shí)鐘信號(hào)端CLK、柵極驅(qū)動(dòng)信號(hào)輸出端Output、上拉結(jié)點(diǎn)PU2、復(fù)位信號(hào)端Reset以及上述任一實(shí)施例提供的電壓保持電路；

其中，上拉結(jié)點(diǎn)PU2連接電壓保持電路的電壓保持節(jié)點(diǎn)PU1。

示例性的，GOA單元的驅(qū)動(dòng)過(guò)程可以為：第一階段，信號(hào)輸入端Input1輸入高電平，GOA單元的上拉節(jié)點(diǎn)PU2被拉為高電平，電壓保持電路保持電壓保持節(jié)點(diǎn)PU1以及GOA單元的上拉節(jié)點(diǎn)PU2高電平；第二階段，時(shí)鐘信號(hào)端CLK輸出高電平，GOA單元將時(shí)鐘信號(hào)端CLK輸出的高電平在信號(hào)輸出端Output輸出；第三階段，復(fù)位信號(hào)端Reset輸入高電平，電壓保持節(jié)點(diǎn)PU1、GOA單元的上拉節(jié)點(diǎn)PU2以及信號(hào)輸出端Output均被拉為低電平。

本發(fā)明實(shí)施例中對(duì)GOA單元的具體結(jié)構(gòu)不做限定，無(wú)論哪一種形式的GOA單元只要包括上述任一實(shí)施例提供的電壓保持電路，則屬于本發(fā)明實(shí)施例的保護(hù)范圍之內(nèi)。

本發(fā)明實(shí)施例提供一種GOA電路，具體的，參照?qǐng)D6所示，該GOA電路包括多個(gè)級(jí)聯(lián)的上述實(shí)施例提供的GOA單元。

其中，第1級(jí)GOA單元的信號(hào)輸入端連接起始信號(hào)端，第1級(jí)GOA單元的復(fù)位信號(hào)端連接第2級(jí)GOA單元的信號(hào)輸出端，第1級(jí)GOA單元的信號(hào)輸出端連接第2級(jí)GOA單元的信號(hào)輸入端；

第n級(jí)GOA單元的信號(hào)輸入端連接第n-1級(jí)GOA單元的信號(hào)輸出端，第n級(jí)GOA單元的復(fù)位信號(hào)端連接第n+1級(jí)GOA單元的信號(hào)輸出端，第n級(jí)GOA單元的信號(hào)輸出端連接第n+1級(jí)GOA單元的信號(hào)輸入端；

其中，n為大于1的正整數(shù)。

進(jìn)一步的，參照?qǐng)D6所示，該GOA電路包括若干個(gè)級(jí)聯(lián)的GOA單元，其中，第1級(jí)GOA單元的信號(hào)輸入端連接幀起始信號(hào)端，第1級(jí)GOA單元的信號(hào)輸出端連接第2級(jí)GOA單元的信號(hào)輸入端和柵線G1，第2級(jí)GOA單元的信號(hào)輸入端連接第1級(jí)GOA單元的信號(hào)輸出端，第2級(jí)GOA單元的信號(hào)輸出端連接第3級(jí)GOA單元的信號(hào)輸入端、第1級(jí)GOA單元的復(fù)位信號(hào)端以及柵線G2，該GOA電路的其他GOA單元依照第2級(jí)GOA單元的方式連接。

每個(gè)GOA單元都有一個(gè)第一時(shí)鐘信號(hào)端CLK；參照?qǐng)D6所示，通過(guò)兩個(gè)系統(tǒng)的時(shí)鐘信號(hào)clock1和clock2向每個(gè)GOA單元連接的時(shí)鐘信號(hào)端提供時(shí)鐘信號(hào)，其中第1級(jí)GOA單元的CLK輸入clock1，第2級(jí)GOA單元的CLK1輸入clock2，第2級(jí)GOA單元的CLK輸入clock2，對(duì)于第n級(jí)GOA單元，當(dāng)n為奇數(shù)時(shí)，第n級(jí)GOA單元的各個(gè)時(shí)鐘信號(hào)端輸入與第1級(jí)GOA單元的時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)；當(dāng)n為偶數(shù)時(shí)，第n級(jí)GOA單元的時(shí)鐘信號(hào)端輸入與第2級(jí)GOA單元的各個(gè)時(shí)鐘信號(hào)端輸入相同的時(shí)鐘信號(hào)；圖6中以n為奇數(shù)為例進(jìn)行說(shuō)明。系統(tǒng)時(shí)鐘的時(shí)序狀態(tài)參照?qǐng)D7中所示，clock1與clock2的相位相反，clock1與clock2均為占空比為50％的時(shí)鐘信號(hào)。

以下參照?qǐng)D7所示時(shí)序狀態(tài)示意圖對(duì)上述GOA電路的工作原理進(jìn)行說(shuō)明。

在顯示階段，形成GOA電路的各級(jí)GOA單元依次向各級(jí)GOA單元連接的柵線中輸入柵極驅(qū)動(dòng)信號(hào)。此階段驅(qū)動(dòng)原理與現(xiàn)有GOA電路驅(qū)動(dòng)原理類似，本發(fā)明不再詳細(xì)說(shuō)明。

當(dāng)?shù)趎-1級(jí)GOA單元輸出后，GOA電路所屬的顯示面板進(jìn)入觸控階段，此階段要求GOA電路暫停向柵線中輸入柵極驅(qū)動(dòng)信號(hào)。首先，第n-1級(jí)GOA單元的輸出信號(hào)輸入第n級(jí)GOA單元的信號(hào)輸入端Input1，第n級(jí)GOA單元的上拉節(jié)點(diǎn)PU2被拉為高電平，由于clock1與clock2在此階段中不輸出，所以第n級(jí)GOA單元不進(jìn)行輸出。此時(shí)第n級(jí)GOA單元的電壓保持電路通過(guò)第一電平端V1對(duì)電壓保持節(jié)點(diǎn)PU1以及第n級(jí)GOA單元的上拉節(jié)點(diǎn)PU2進(jìn)行充電，所以第n級(jí)GOA單元的上拉節(jié)點(diǎn)PU2保持高電平，GOA電路暫停工作。由于電壓保持電路可以使第n級(jí)GOA單元的上拉節(jié)點(diǎn)PU2保持高電平，所以可以避免該階段結(jié)束后第n級(jí)GOA單元上拉節(jié)點(diǎn)PU2變?yōu)榈碗娖?，進(jìn)而導(dǎo)致第n級(jí)GOA單元無(wú)法正常輸出的問(wèn)題。

在此次觸控階段結(jié)束之后，clock1與clock2重新開始輸出時(shí)鐘信號(hào)，第n級(jí)GOA單元輸出clock1的時(shí)鐘信號(hào)，GOA電路重新由第n級(jí)GOA單元開始依次向各級(jí)GOA單元連接的柵線中輸入柵極驅(qū)動(dòng)信號(hào)。

可選的，參照?qǐng)D8所示，第n級(jí)GOA單元的電壓保持電路的控制信號(hào)輸入端Input連接第n-1級(jí)GOA單的信號(hào)輸出端。

通過(guò)使第n級(jí)GOA單元的電壓保持電路的控制信號(hào)輸入端Input連接第n-1級(jí)GOA單的信號(hào)輸出端可以省略制作向控制信號(hào)輸入端Input的提供掃描信號(hào)的電源電路，進(jìn)而簡(jiǎn)化顯示面板的制造工藝。

本發(fā)明一實(shí)施例提供一種顯示面板，包括上述實(shí)施例中任一種GOA電路。

另外，顯示面板可以為：電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。