專利名稱：交換式電源電路及計算機系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種交換式電源電路(Switching Power Circuit)及計算機系
統(tǒng)，尤涉及一種使用于計算機系統(tǒng)且具節(jié)能效果的交換式電源電路。
背景技術(shù)：
一般來說，計算機系統(tǒng)內(nèi)中央處理器(CPU)的電源并不是直接由電源供 應器所提供，主要原因為中央處理器(CPU)所需的核心電流(Icore)是按照其負 載的大小而不斷改變，因此，中央處理器(CPU)所需的核心電流(Icore)可能瞬 間內(nèi)增強或減弱，而電源供應器是無法直接對如此突如其來的改變作出反 應。為了解決此一問題，主板上設有專為中央處理器(CPU)供電的交換式電 源電路。
請參照圖1，其所示為已知計算機主板上的交換式電源電路示意圖。該 交換式電源電路主要包含 一脈沖寬度調(diào)制控制單元(Pulse Width Modulation Controller,以下簡稱PWM控制單元)IO、 一脈沖寬度調(diào)制驅(qū)動單元(以下簡 稱PWM驅(qū)動單元)12、與一脈沖寬度調(diào)制電路(以下簡稱PWM電路)14。
再者，PWM控制單元IO可以輸出一脈沖寬度調(diào)制信號(以下簡稱PWM 信號)至PWM驅(qū)動單元12。
再者，PWM驅(qū)動單元12可根據(jù)PWM信號產(chǎn)生第一驅(qū)動信號SI與第 二驅(qū)動信號S2。
再者，PWM電路14中包括一上功率晶體管(Hi Side M0S)M1、 一下功 率晶體管(Low Side MOS)M2、 一輸出電感(Output Inductance)Lo、與一輸出 電容(OutputCapacitor)Co。其中，上功率晶體管Ml漏極(D)連接至一電源電 壓Vcc，上功率晶體管M1柵極(G)接收第一驅(qū)動信號S1，上功率晶體管Ml 源極(S)連接至輸出電感Lo的第一端。下功率晶體管M2漏極(D)連接至輸出 電感Lo的第一端，下功率晶體管M2柵極(G)接收第二驅(qū)動信號S2，下功率 晶體管Ml源極(S)連接至接地端(GND)。再者，上功率晶體管Ml源極(S)與下功率晶體管M2漏極(D)可視為交換 式電源電路的相位端(Phase terminal, P)。
再者，輸出電感Lo的第二端為核心電流輸出端Icore。而輸出電容Co 連接于核心電流輸出端Icore與接地端GND之間。
再者，核心電流輸出端Icore可連接至主板上的電源層(PowerLayer,未 示)，而電源層則接至中央處理器(CPU)用以提供中央處理器(CPU)所需的核 心電流；再者，上功率晶體管M1與下功率晶體管M2為N型金屬氧化物半 導體晶體管(N-MOSFET)，而電源電壓Vcc為19V。
交換式電源電路其主要功能是根據(jù)中央處理器(CPU)所發(fā)出的電壓電平 需求，瞬間反應并提供穩(wěn)定的核心電流Icore至主板上。其原理是檢測中央 處理器(CPU)的電壓識別信號(Voltage Identification Digital,以下簡稱VID信 號)，而VID信號和中央處理器(CPU)的實際負載有關(guān)。當檢測到VID信號 后，PWM控制單元10能根據(jù)所檢測到VID信號而輸出PWM信號。PWM 驅(qū)動單元12再根據(jù)所接收的PWM信號輸出第一驅(qū)動信號Sl與第二驅(qū)動信 號S2。第一驅(qū)動信號SI與第二驅(qū)動信號S2可分別控制上功率晶體管Ml 與下功率晶體管M2的導通(ON)或截止(OFF)，且同一時間上功率晶體管M1 與下功率晶體管M2僅有其一導通(ON)。
舉例來說，當PWM控制單元10根據(jù)所檢測到VID信號而得知中央處 理器(CPU)處于高負載時，此時可通過所輸出的PWM信號，使得PWM驅(qū)動 單元12所輸出的第一驅(qū)動信號S1讓上功率晶體管M1導通(ON)的時間較長， 也即讓PWM驅(qū)動單元12所輸出的第二驅(qū)動信號S2讓下功率晶體管M2截 止(OFF)的時間較長，此時交換式電源電路的相位端P則可通過電源電壓Vcc 輸出具較大值的核心電流至核心電流輸出端Icore，用以增強中央處理器 (CPU)的效率。反之，當PWM控制單元10根據(jù)所檢測到VID信號而得知中 央處理器(CPU)處于低負載時，此時可通過所輸出的PWM信號，使得PWM 驅(qū)動單元12所輸出的第一驅(qū)動信號Sl讓上功率晶體管Ml截止(OFF)的時 間較長，也即讓PWM驅(qū)動單元12所輸出的第二驅(qū)動信號S2讓下功率晶體 管M2導通(ON)的時間較長，此時交換式電源電路的相位端P則可通過電源 電壓Vcc輸出具較小值的核心電流至核心電流輸出端Icore，用以減少中央處 理器(CPU)的能耗。輸出電感Lo則用為儲能整流的元件，在電流通過時將過多的能量暫存起來，或在電流不足時再釋放能量，以達到穩(wěn)定電流的作用； 輸出電容Co則具備蓄電濾波的功能，不單可去除低頻雜波，還負責儲備電 流，確保穩(wěn)定供電給中央處理器(CPU)。
由于主板上與周邊元件會產(chǎn)生寄生電感(Parasitic Inductance),當上功率 晶體管Ml在瞬間導通(ON)時，上功率晶體管Ml會產(chǎn)生一較大值的瞬間電 流，由于寄生電感所產(chǎn)生的電壓為Vpl=L*di/dt，使得Vpl瞬間拉高而造成電 壓突波(Spike)的產(chǎn)生，其中Vpl為寄生電感所產(chǎn)生的突波電壓，L為寄生電 感的電感值，i為流經(jīng)寄生電感的電流值。而過大的突波電壓將可能造成交 換式電源電路中的功率元件的損壞。
請參照圖2，其所示為交換式電源電路的相位端所輸出的電壓示意圖。
首先，在時間點tl，上功率晶體管M1瞬間導通(ON)，此時相位端P開 始輸出電壓(Vlow，為上功率晶體管Ml導通前相位端P所輸出的電壓)。
在時間點tl至時間點t2間，相位端P所輸出的電壓不斷升高。
在時間點t2，突波開始產(chǎn)生。
在時間點t3，突波達到最高值(Vspike-max)。
在時間點t3至時間點t4，突波不斷衰減。
在時間點t4，突波消失，交換式電源電路中的相位端P所輸出電壓達到 穩(wěn)態(tài)(Vhigh,為上功率晶體管Ml導通后相位端P所輸出達成穩(wěn)態(tài)的電壓)。
為了解決過大的突波電壓(或突波電流)將造成交換式電源電路中的功率 元件的損壞， 一般可采用一緩沖電路。請參照圖3，其所示為已知的交換式 電源電路。與圖l不同的是，圖3所示的交換式電源電路在相位端P并聯(lián)一 緩沖電路16。該緩沖電路16還包含一電阻Rs與一電容Cs，電阻Rs的第一 端連接至相位端P;電阻Rs的第二端連接至電容Cs的第一端；電容Cs的 第二端接地。
首先，當上功率晶體管M1導通(ON)而下功率晶體管M2截止(OFF)時， 相位端P的電壓Vds開始上升，電源電壓Vcc所產(chǎn)生的輸入電流Iinput可經(jīng) 由電阻Rs對電容Cs充電。當上功率晶體管Ml截止(OFF)而下功率晶體管 M2導通(ON)時，儲存于電容Cs的能量經(jīng)由電阻Rs及下功率晶體管M2放 電。由于緩沖電路16會消耗部分突波能量，使得消耗在功率元件的能量減 少，進而達成保護的目的。在緩沖電路16中的充電和放電時間是由電阻Rs與電容Cs的值所決定， 一般電阻值介于幾十至幾百歐姆，而電容值則介于
幾百pF至幾十nF。
請再參照圖2，由于已知的緩沖電路16不僅只吸收突波所產(chǎn)生的能量(時 間點t2至時間點t4間)，在相位端P開始輸出電壓后與突波開始產(chǎn)生前間的 能量(時間點tl至時間點t2)，也會被緩沖電路16所吸收。在講究節(jié)能減耗 的今日，實為一種浪費。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種交換式電源電路及計算機系統(tǒng)， 以改善現(xiàn)有技術(shù)的缺陷。
本發(fā)明為一種交換式電源電路，連接至一計算機系統(tǒng)的一主板，包含-一脈沖寬度調(diào)制電路，該脈沖寬度調(diào)制電路包含一相位端，其中該脈沖寬度 調(diào)制電路可經(jīng)由該相位端輸出一輸出電壓至該主板；以及一緩沖電路，該緩 沖電路包含一齊納二極管，其中該齊納二極管的負極端連接至該相位端，正 極端連接至一接地端；其中，該齊納二極管的擊穿電壓與該輸出電壓達成穩(wěn) 態(tài)后的電平相等。
本發(fā)明另提出一種計算機系統(tǒng)，包含一主板、 一脈沖寬度調(diào)制電路以及 一緩沖電路；脈沖寬度調(diào)制電路包含一相位端，其中該脈沖寬度調(diào)制電路可 經(jīng)由該相位端輸出一輸出電壓至該主板；該緩沖電路還包含一齊納二極管， 其中該齊納二極管的負極端連接至該輸出電感的第一端，正極端連接至該接 地端。
通過本發(fā)明的交換式電源電路及計算機系統(tǒng)，齊納二極管所實現(xiàn)的緩沖 電路不僅可吸收上功率晶體管瞬間導通(ON)所產(chǎn)生的突波，又不會造成能量 的損失。此外，由于交換式電源電路每秒導通(ON)或截止(OFF)的次數(shù)高達 數(shù)十萬次，其減少的能量損耗將十分可觀。
圖1所示為已知計算機主板上的交換式電源電路示意圖。 圖2所示為交換式電源電路的相位端所輸出的電壓示意圖。 圖3所示為已知交換式電源電路。圖4A所示為齊納二極管的電路符號。 圖4B所示為齊納二極管的等效模型。 圖5所示為本發(fā)明的交換式電源電路。
圖6所示為本發(fā)明的交換式電源電路的相位端所輸出的電壓示意圖。
具體實施例方式
本發(fā)明的具有節(jié)能效果的交換式電源電路，主要是利用一由齊納二極管 (ZenerDiode)所實現(xiàn)的緩沖電路所達成。
請參照圖4A，其所示為齊納二極管的電路符號。與其它二極管不同的 是，齊納二極管主要是應用于反向偏置擊穿區(qū)(Breakdown)的操作，且具有一 擊穿電壓。當反向偏置電壓(Vz)小于齊納二極管的擊穿電壓時，齊納二極管 為截止(OFF);當反向偏置電壓達到擊穿電壓時，則齊納二極管發(fā)生擊穿而 導通(ON)，此時齊納二極管本身仍然存在擊穿電壓的壓降，此時就算電壓繼 續(xù)增加，兩端電壓仍會維持此一壓降，且二極管本身并不會因此而損壞。
請參照圖4B，其所示為齊納二極管的等效模型，其中Vzo為齊納二極 管的擊穿電壓而Rz為齊納二極管的內(nèi)部電阻。首先，當反向偏置電壓Vz 小于齊納二極管的擊穿電壓Vzo時，齊納二極管為截止(OFF);當反向偏置 電壓Vz等于或大于擊穿電壓Vzo時，則齊納二極管發(fā)生擊穿而操作在反向 偏置擊穿區(qū)，兩端因而導通(ON)，此時齊納二極管本身仍然存在擊穿電壓 Vzo的壓降。
請參照圖5，其所示為本發(fā)明的交換式電源電路。該交換式電源電路主 要包括一 PWM控制單元20、 一 PWM驅(qū)動單元22、 一 PWM電路24、與一 緩沖電路26。其中，PWM控制單元20、 PWM驅(qū)動單元22、與PWM電路 24和前述的PWM控制單元10、 PWM驅(qū)動單元12、與PWM電路14功能 相同，故不予贅述。
再者，緩沖電路26可由一齊納二極管28所實現(xiàn)，且齊納二極管28的 負極端連接至相位端P;齊納二極管28的正極端接地。
再者，為方便說明本發(fā)明的交換式電源電路的工作原理，將以一本發(fā)明 的交換式電源電路的相位端P所輸出的電壓搭配圖5所示為本發(fā)明的交換式 電源電路作說明。請參照圖6，其所示為本發(fā)明的交換式電源切換電路的相位端P所輸出的電壓示意圖，其中Vl0W為上功率晶體管Ml導通前相位端P
所輸出的電壓；Vhigh為上功率晶體管Ml導通后相位端P所輸出達成穩(wěn)態(tài) 的電壓；Vzo為齊納二極管28的擊穿電壓。而齊納二極管的擊穿電壓可選 擇等于或大于Vhigh。
首先，在時間點tl，上功率晶體管M1瞬間導通(ON)，此時相位端P開 始輸出電壓。
在時間點tl至時間點t2，相位端P所輸出的電壓不斷墊高，由于此時相 位端P所輸出的電壓低于齊納二極管28的擊穿電壓Vzo，而無法導通齊納 二極管28，此時相位端P所輸出的電壓輸出至輸出電感Lo并提供給主板。
在時間點t2，突波開始產(chǎn)生。
在時間點t2至時間點t3，突波電壓不斷墊高，由于此時突波電壓的電平 仍低于齊納二極管28的擊穿電壓Vzo，而無法導通齊納二極管28，此時突 波電壓無法經(jīng)由截止(OFF)的齊納二極管28短路至地。
在時間點t3，突波電壓的電平升高到齊納二極管28的擊穿電壓Vzo， 齊納二極管28瞬間導通(ON)。
在時間點t3至時間點t5間，突波電壓皆高于擊穿電壓Vzo，此時突波 電壓可經(jīng)由導通(ON)的齊納二極管28短路至地，因此，相位端P所輸出的 電壓維持在擊穿電壓Vzo。
其中，在時間點t4，突波電壓達到最高值(Vspike-max)，此時的齊納二 極管28會有最大的擊穿電流(Breakdown current)。
在時間點t5，突波電壓衰減至齊納二極管28的擊穿電壓Vzo，齊納二 極管28瞬間截止(OFF)。
在時間點t5至時間點t6間，突波電壓不斷衰減，由于此時齊納二極管 28己為截止(OFF)且突波電壓的電平低于齊納二極管28的擊穿電壓Vzo，此 時突波電壓己無法經(jīng)由截止(OFF)的齊納二極管28短路至地。
在時間點t6，突波消失，此時相位端P所輸出的電壓達于穩(wěn)態(tài)，且輸出 至輸出電感Lo并提供給主板。
與已知緩沖電路相比，在本發(fā)明的緩沖電路26的齊納二極管28導通前， 相位端P所輸出的電壓(時間點tl至時間點t3間)并不會被緩沖電路26短路 至地，此時相位端P所輸出的電壓仍可輸出至輸出電感Lo并提供給主板。如此將可達到本發(fā)明的節(jié)能效果。
再者，在齊納二極管28導通(ON)前(時間點t2至時間點t3間)或是在齊 納二極管28截止(OFF)后(時間點t5至時間點t6間)，即使有部分的突波電壓 無法經(jīng)由緩沖電路26短路至地，此時可通過選擇具適當大小擊穿電壓Vzo 的齊納二極管28，使得其擊穿電壓Vzo相等于上功率晶體管Ml導通后相位 端P所輸出達成穩(wěn)態(tài)的電壓Vhigh，如此將可避免時間點t2至時間點t3間與 時間點t5至時間點t6間所產(chǎn)生的突波電壓。
因此，通過由齊納二極管所實現(xiàn)的緩沖電路，不僅可吸收上功率晶體管 瞬間導通(ON)所產(chǎn)生的突波，又不會造成能量的損失。此外，由于交換式電 源電路每秒導通(ON)或截止(OFF)的次數(shù)高達數(shù)十萬次，其減少的能量損耗 將十分可觀。
綜上所述，雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用以限定本 發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各 種更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求書所界定的范圍為準。
權(quán)利要求
1. 一種交換式電源電路，連接至計算機系統(tǒng)的主板，其特征是，包含脈沖寬度調(diào)制電路，上述脈沖寬度調(diào)制電路包含相位端，其中上述脈沖寬度調(diào)制電路可經(jīng)由上述相位端輸出輸出電壓至上述主板；以及緩沖電路，上述緩沖電路包含齊納二極管，其中上述齊納二極管的負極端連接至上述相位端，正極端連接至接地端。
2. 根據(jù)權(quán)利要求1所述的交換式電源電路，其特征是，其中上述脈沖寬 度調(diào)制電路還包含第一功率晶體管與第二功率晶體管，上述第一功率晶體管 的漏極連接至電源電壓，上述第二功率晶體管的源極連接至上述接地端，上 述第一功率晶體管的源極與上述第二功率晶體管的漏極共同連接至上述相 位端，且上述相位端所輸出的上述輸出電壓大小可經(jīng)由上述第一功率晶體管 與上述第二功率晶體管的導通或截止的時間長短來控制。
3. 根據(jù)權(quán)利要求2所述的交換式電源電路，其特征是，還包含脈沖寬度調(diào)制控制單元，上述脈沖寬度調(diào)制控制單元可根據(jù)上述主板的實際負載，輸出脈沖寬度調(diào)制信號；以及脈沖寬度調(diào)制驅(qū)動單元，連接于上述脈沖寬度調(diào)制控制單元與上述脈沖寬度調(diào)制電路之間，上述脈沖寬度調(diào)制驅(qū)動單元可根據(jù)所接收的上述脈沖寬度調(diào)制信號，分別輸出第一驅(qū)動信號與第二驅(qū)動信號至上述第一功率晶體管與上述第二功率晶體管的柵極，用以分別控制上述第一功率晶體管與上述第 二功率晶體管的導通或截止。
4. 根據(jù)權(quán)利要求2所述的交換式電源電路，其特征是，其中上述第一功 率晶體管與上述第二功率晶體管為N型金屬氧化物半導體晶體管。
5. 根據(jù)權(quán)利要求2所述的交換式電源電路，其特征是，其中上述電源電 壓為19伏特。
6. 根據(jù)權(quán)利要求2所述的交換式電源電路，其特征是，其中上述第一功 率晶體管與上述第二功率晶體管在同一時間內(nèi)僅有其一導通。
7. 根據(jù)權(quán)利要求2所述的交換式電源電路，其特征是，其中上述輸出電 壓為上述第一功率晶體管導通且上述第二功率晶體管截止時，上述相位端所 輸出達成穩(wěn)態(tài)的電壓。
8. 根據(jù)權(quán)利要求1所述的交換式電源電路，其特征是，其中上述脈沖寬度調(diào)制電路還包含輸出電感與輸出電容，上述輸出電感的第一端連接于上述 相位端，上述輸出電感的第二端連接于上述主板，上述輸出電容的第一端連 接于上述輸出電感的第二端與上述主板，上述輸出電容的第二端連接于上述 接地端。
9. 根據(jù)權(quán)利要求l所述的交換式電源電路，其特征是，其中，上述齊納 二極管的擊穿電壓與上述輸出電壓達成穩(wěn)態(tài)后的電平相等。
10. —種計算機系統(tǒng)，其特征是，包含 主板；脈沖寬度調(diào)制電路，上述脈沖寬度調(diào)制電路包含相位端，其中上述脈沖 寬度調(diào)制電路可經(jīng)由上述相位端輸出輸出電壓至上述主板；以及緩沖電路，上述緩沖電路還包含齊納二極管，其中上述齊納二極管的負 極端連接至上述相位端，正極端連接至接地端。
11. 根據(jù)權(quán)利要求10所述的計算機系統(tǒng)，其特征是，其中上述脈沖寬度 調(diào)制電路還包含第一功率晶體管、第二功率晶體管、輸出電感與輸出電容， 上述第一功率晶體管的漏極連接至電源電壓，上述第一功率晶體管的源極連 接至上述第二功率晶體管的漏極，上述第二功率晶體管的源極連接至接地 端，上述第一功率晶體管的源極與上述第二功率晶體管的漏極共同連接至上 述輸出電感的第一端，上述輸出電感的第二端連接上述主板，上述輸出電容 的第一端連接至上述輸出電感的第二端與上述主板，上述輸出電容的第二端 連接上述接地端。
12. 根據(jù)權(quán)利要求11所述的計算機系統(tǒng)，其特征是，還包含 脈沖寬度調(diào)制控制單元，上述脈沖寬度調(diào)制控制單元可根據(jù)上述主板的實際負載，輸出脈沖寬度調(diào)制信號；以及脈沖寬度調(diào)制驅(qū)動單元，連接于上述脈沖寬度調(diào)制控制單元與上述脈沖 寬度調(diào)制電路之間，上述脈沖寬度調(diào)制驅(qū)動單元可根據(jù)所接收的上述脈沖寬 度調(diào)制信號，分別輸出第一驅(qū)動信號與第二驅(qū)動信號至上述第一功率晶體管 與上述第二功率晶體管的柵極，用以分別控制上述第一功率晶體管與上述第 二功率晶體管的導通或截止。
13. 根據(jù)權(quán)利要求11所述的計算機系統(tǒng)，其特征是，其中上述第一功率 晶體管與上述第二功率晶體管為N型金屬氧化物半導體晶體管。
14. 根據(jù)權(quán)利要求11所述的計算機系統(tǒng)，其特征是，其中上述電源電壓為19伏特。
15. 根據(jù)權(quán)利要求11所述的計算機系統(tǒng)，其特征是，其中上述第一功率晶體管與上述第二功率晶體管在同一時間內(nèi)僅有其一導通。
16. 根據(jù)權(quán)利要求11所述的計算機系統(tǒng)，其特征是，其中，上述齊納二極管的擊穿電壓與當上述第一功率晶體管導通且上述第二功率晶體管截止 時，上述第一功率晶體管的源極與上述第二功率晶體管的漏極所輸出電壓相 等。
全文摘要
一種交換式電源電路及計算機系統(tǒng)，交換式電源電路連接至一計算機系統(tǒng)的一主板，包含一脈沖寬度調(diào)制電路，該脈沖寬度調(diào)制電路包含一相位端，其中該脈沖寬度調(diào)制電路可經(jīng)由該相位端輸出一輸出電壓至該主板；以及一緩沖電路，該緩沖電路包含一齊納二極管，其中該齊納二極管的負極端連接至該相位端，正極端連接至一接地端；其中，該齊納二極管的擊穿電壓與該輸出電壓達成穩(wěn)態(tài)后的電平相等。本發(fā)明通過由齊納二極管所實現(xiàn)的穩(wěn)壓電路，不僅可吸收上功率晶體管瞬間導通(ON)所產(chǎn)生的尖峰，又不會造成能量的損失。
文檔編號H02M3/04GK101441509SQ20081018536
公開日2009年5月27日 申請日期2008年12月22日 優(yōu)先權(quán)日2008年12月22日
發(fā)明者蘇圣杰, 陳榮泰 申請人:華碩電腦股份有限公司