一種電源控制電路及具有該電路的電源系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電力電子技術(shù)領(lǐng)域，特別涉及一種電源控制電路及具有該電路的電源系統(tǒng)。
【背景技術(shù)】
[0002]隨著電力電子技術(shù)的不斷發(fā)展及其生產(chǎn)工藝的不斷提升，各類(lèi)電子產(chǎn)品層出不窮。與此同時(shí)，為了能夠滿(mǎn)足多種負(fù)載能夠同時(shí)供電的需要，能夠同時(shí)為多個(gè)負(fù)載同時(shí)供電的電源產(chǎn)品也應(yīng)用而生。
[0003]然而，在發(fā)明人設(shè)計(jì)帶多負(fù)載的電源產(chǎn)品過(guò)程中，發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下冋題:
[0004]當(dāng)一個(gè)電源帶多個(gè)負(fù)載的時(shí)候，如果其中一個(gè)負(fù)載因?yàn)楫惓?dǎo)致電流過(guò)大，引起電壓的波動(dòng)較大，進(jìn)而會(huì)引起電源芯片輸出的波動(dòng)較大，從而影響到其它共用該電源的負(fù)載的正常工作。

【發(fā)明內(nèi)容】

[0005]鑒于上述問(wèn)題，提出了本發(fā)明以便提供一種克服上述問(wèn)題或者至少部分地解決上述問(wèn)題的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]一方面，本發(fā)明提供了一種電源控制電路，包括:至少兩路隔離保護(hù)電路；所述隔離保護(hù)電路一端并聯(lián)連接于電源芯片輸出端；
[0007]所述隔離保護(hù)電路另一端分別連接對(duì)應(yīng)負(fù)載及系統(tǒng)控制器。
[0008]優(yōu)選地，所述隔離保護(hù)電路包括:關(guān)斷閾值設(shè)置子電路和關(guān)斷子電路；
[0009]所述關(guān)斷閾值設(shè)置子電路，用于設(shè)置所述關(guān)斷子電路的關(guān)斷閾值；
[0010]所述關(guān)斷子電路，用于當(dāng)負(fù)載支路電壓達(dá)到關(guān)斷閾值時(shí)，關(guān)閉所述負(fù)載支路的電源。
[0011]優(yōu)選地，所述關(guān)斷閾值設(shè)置子電路，包括:第一分壓電阻和第二分壓電阻；
[0012]所述第一分壓電阻一端分別與所述電源芯片輸出端，所述關(guān)斷子電路一端相連，另一端分別與所述第二分壓電阻一端，以及所述關(guān)斷子電路另一端相連；所述第二分壓電阻另一端接地。
[0013]優(yōu)選地，所述關(guān)斷子電路，包括:第一關(guān)斷開(kāi)關(guān)管，第二關(guān)斷開(kāi)關(guān)管和開(kāi)關(guān)電阻；
[0014]所述第一關(guān)斷開(kāi)關(guān)管B管腳與所述第二分壓電阻相連，所述第一關(guān)斷開(kāi)關(guān)管E管腳接地，所述第一關(guān)斷開(kāi)關(guān)管C管腳與所述第二關(guān)斷開(kāi)關(guān)管管腳I相連；
[0015]所述第二關(guān)斷開(kāi)關(guān)管管腳2分別與所述電源芯片輸出端，所述第一分壓電阻一端相連，所述第二關(guān)斷開(kāi)關(guān)管管腳3接對(duì)應(yīng)負(fù)載；
[0016]所述開(kāi)關(guān)電阻一端與所述電源芯片輸出端相連，另一端分別與所述第一關(guān)斷開(kāi)關(guān)管C管腳，系統(tǒng)控制器對(duì)應(yīng)監(jiān)測(cè)管腳相連。
[0017]優(yōu)選地，該電路還包括負(fù)載監(jiān)測(cè)端；所示負(fù)載監(jiān)測(cè)端為所述開(kāi)關(guān)電阻與所述第一關(guān)斷開(kāi)關(guān)管C管腳連接端。
[0018]另一方面，本發(fā)明提供了一種電源系統(tǒng)，包括:如上所述的任意一種電源控制電路。
[0019]本發(fā)明的技術(shù)方案通過(guò)在電源芯片與負(fù)載之間設(shè)置隔離保護(hù)電路，降低各個(gè)負(fù)載支路之間的相互干擾。其中，所述隔離保護(hù)電路主要關(guān)斷閾值設(shè)置子電路和關(guān)斷子電路；所述關(guān)斷閾值設(shè)置子電路，用于設(shè)置所述關(guān)斷子電路的關(guān)斷閾值；所述關(guān)斷子電路，用于當(dāng)負(fù)載支路電壓達(dá)到關(guān)斷閾值時(shí)，關(guān)閉所述負(fù)載支路的電源。所述電源控制電路通過(guò)設(shè)置關(guān)斷閾值，當(dāng)負(fù)載發(fā)生異常，波動(dòng)電壓達(dá)到所述關(guān)斷閾值時(shí)，所述關(guān)斷子電路將關(guān)閉該異常負(fù)載支路的供電，從而降低對(duì)其他負(fù)載的影響。
【附圖說(shuō)明】
[0020]圖1為本發(fā)明實(shí)施例提供的一種電源控制電路結(jié)構(gòu)示意圖；
[0021]圖2為本發(fā)明實(shí)施例提供的一種電源控制電路圖；
[0022]圖3為本發(fā)明實(shí)施例提供的一種電源系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0023]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0024]如圖1為所示為本發(fā)明實(shí)施例提供的一種電源控制電路；該電路包括:至少兩路隔離保護(hù)電路；所述隔離保護(hù)電路一端并聯(lián)連接于電源芯片輸出端；
[0025]所述隔離保護(hù)電路另一端分別連接對(duì)應(yīng)負(fù)載及系統(tǒng)控制器。
[0026]需要說(shuō)明的是，所述隔離保護(hù)電路包括:關(guān)斷閾值設(shè)置子電路和關(guān)斷子電路；
[0027]所述關(guān)斷閾值設(shè)置子電路，用于設(shè)置所述關(guān)斷子電路的關(guān)斷閾值；
[0028]所述關(guān)斷子電路，用于當(dāng)負(fù)載支路電壓達(dá)到關(guān)斷閾值時(shí)，關(guān)閉所述負(fù)載支路的電源。
[0029]其中，所述關(guān)斷閾值設(shè)置子電路，包括:第一分壓電阻和第二分壓電阻；
[0030]所述第一分壓電阻一端分別與所述電源芯片輸出端，所述關(guān)斷子電路一端相連，另一端分別與所述第二分壓電阻一端，以及所述關(guān)斷子電路另一端相連；所述第二分壓電阻另一端接地。
[0031]所述關(guān)斷子電路，包括:第一關(guān)斷開(kāi)關(guān)管，第二關(guān)斷開(kāi)關(guān)管和開(kāi)關(guān)電阻；
[0032]所述第一關(guān)斷開(kāi)關(guān)管B管腳與所述第二分壓電阻相連，所述第一關(guān)斷開(kāi)關(guān)管E管腳接地，所述第一關(guān)斷開(kāi)關(guān)管C管腳與所述第二關(guān)斷開(kāi)關(guān)管管腳I相連；
[0033]所述第二關(guān)斷開(kāi)關(guān)管管腳2分別與所述電源芯片輸出端，所述第一分壓電阻一端相連，所述第二關(guān)斷開(kāi)關(guān)管管腳3接對(duì)應(yīng)負(fù)載；
[0034]所述開(kāi)關(guān)電阻一端與所述電源芯片輸出端相連，另一端分別與所述第一關(guān)斷開(kāi)關(guān)管C管腳，系統(tǒng)控制器對(duì)應(yīng)監(jiān)測(cè)管腳相連。
[0035]還需要說(shuō)明的是，該電路還包括負(fù)載監(jiān)測(cè)端；所示負(fù)載監(jiān)測(cè)端為所述開(kāi)關(guān)電阻與所述第一關(guān)斷開(kāi)關(guān)管C管腳連接端。
[0036]基于以上實(shí)施例，如圖2所示，設(shè)所述電源控制電路包含兩路隔離保護(hù)電路；其中，第一隔離保護(hù)電路包括:第一關(guān)斷閾值設(shè)置子電路和第一關(guān)斷子電路；所述第一關(guān)斷閾值設(shè)置子電路包括:第一分壓電阻R5，第二分壓電阻R4 ;所述關(guān)斷子電路，包括:第一關(guān)斷開(kāi)關(guān)管Q2和第二關(guān)斷開(kāi)關(guān)管Ql和開(kāi)關(guān)電阻R2 ;
[0037]第二隔離保護(hù)電路包括:第二關(guān)斷閾值設(shè)置子電路和第二關(guān)斷子電路；所述第二關(guān)斷閾值設(shè)置子電路包括:第一分壓電阻R6，第二分壓電阻R7 ;所述關(guān)斷子電路，包括:第一關(guān)斷開(kāi)關(guān)管Q4，第二關(guān)斷開(kāi)關(guān)管Q3和開(kāi)關(guān)電阻R3 ;
[0038]所述電阻R5 —端分別與電源芯片Ul輸出端VOUT，電阻R2 —端，開(kāi)關(guān)管Ql管腳2相連，另一端分別與所述電阻R4 —端，所述開(kāi)關(guān)管Q2管腳B相連；
[0039]所述電阻R4另一端接地；
[0040]所述電阻R2另一端分別接所述開(kāi)關(guān)管Q2管腳C，所述開(kāi)關(guān)管Ql管腳1，系統(tǒng)控制器對(duì)應(yīng)檢測(cè)管腳LDAD1_DETECT ；
[0041 ] 所述開(kāi)關(guān)管Q2管腳E接地；
[0042]所述開(kāi)關(guān)管Ql管腳3接負(fù)載LOADl ;
[0043]所述電阻R6 —端分別與電源芯片Ul輸出端VOUT，電阻R3 —端，開(kāi)關(guān)管Q3管腳2相連，另一端分別與所述電阻R7 —端，所述開(kāi)關(guān)管Q4管腳B相連；
[0044]所述電阻R7另一端接地；
[0045]所述電阻R3另一端分別接所述開(kāi)關(guān)管Q4管腳C，所述開(kāi)關(guān)管Q3管腳1，系統(tǒng)控制器對(duì)應(yīng)檢測(cè)管腳LDAD2_DETECT ；
[0046]所述開(kāi)關(guān)管Q4管腳E接地；
[0047]所述開(kāi)關(guān)管Q3管腳3接負(fù)載LOAD2 ;
[0048]其中，所述R2，R3可以保證Ql，Q3在沒(méi)有使能的時(shí)候，保持關(guān)斷；
[0049]所述開(kāi)關(guān)管Ql和Q3可以采用PMOS管，所述開(kāi)關(guān)管Ql和Q3的管腳I為PMOS管的柵極，所述開(kāi)關(guān)管Ql和Q3的管腳2為源極，所述開(kāi)關(guān)管Ql和Q3的管腳3為漏極；所述開(kāi)關(guān)管Q2和Q4可以采用NPN三極管，所述開(kāi)關(guān)管Q2和Q4的管腳B為NPN三極管的基極，所述開(kāi)關(guān)管Q2和Q4的管腳C為NPN三極管的集電極，所述開(kāi)關(guān)管Q2和Q4的管腳E為NPN三極管的發(fā)射極；附圖中CIN為電源芯片的輸入電容；所述COUTl為電源芯片的輸出電容；
[0050]當(dāng)系統(tǒng)控制器發(fā)出使能信號(hào)給所述電源芯片Ul后，且輸出電源同時(shí)給負(fù)載L0AD1，負(fù)載L0AD2供電；當(dāng)負(fù)載L0AD2導(dǎo)致的電流波動(dòng)較大，而引起的電壓波動(dòng)，進(jìn)而引起C點(diǎn)的電壓減小，如果Vc電壓減小至