專利名稱：步進(jìn)電機(jī)控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子技術(shù)領(lǐng)域，涉及
機(jī)上的混合式四相六線步進(jìn)電機(jī)控制器。
種步進(jìn)電機(jī)控制器，特別是一種工業(yè)縫紉
背景技術(shù)：
在現(xiàn)有技術(shù)中，工業(yè)縫紉機(jī)廣泛地使用步進(jìn)電機(jī)，特別是混合式四相六線步進(jìn)電 機(jī)，作為X、Y方向的動(dòng)力源。在步進(jìn)電機(jī)驅(qū)動(dòng)控制中，一般是采用單片機(jī)配合專用的步進(jìn)電 機(jī)驅(qū)動(dòng)控制器來(lái)實(shí)現(xiàn)，這存在成本較高、各個(gè)環(huán)節(jié)搭配不便等問(wèn)題。因而一般的工業(yè)縫紉機(jī) 控制系統(tǒng)中，采用單片機(jī)外加驅(qū)動(dòng)元件的方案，為了提高工業(yè)縫紉機(jī)的運(yùn)行精度，需要對(duì)步 進(jìn)電機(jī)進(jìn)行細(xì)分，因此控制步進(jìn)電機(jī)需要嚴(yán)格的時(shí)序關(guān)系。但是工業(yè)縫紉機(jī)控制系統(tǒng)本身 是一個(gè)高速?gòu)?fù)雜的系統(tǒng)，需要處理大量的其它任務(wù)，因此如把步進(jìn)電機(jī)控制集成到單片機(jī) 中進(jìn)行處理，不僅增加了單片機(jī)的運(yùn)算負(fù)擔(dān)，占用了大量單片機(jī)資源，而且經(jīng)常造成步進(jìn)電 機(jī)運(yùn)行失控。 CPLD為Complex Programmable Logic Device的簡(jiǎn)稱，為復(fù)雜可編程邏輯器件，屬 于大規(guī)模集成電路范圍，是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。 CPLD器件具有速度快、功耗低、保密性好、程序設(shè)計(jì)靈活、抗干擾能力強(qiáng)、與外圍電路接口方 便等特點(diǎn)。CPLD把接收到的數(shù)據(jù)轉(zhuǎn)換成步進(jìn)電機(jī)實(shí)際的控制信號(hào)(運(yùn)轉(zhuǎn)方向、運(yùn)轉(zhuǎn)速度等) 輸出給電機(jī)的驅(qū)動(dòng)電路。這樣的好處是外部單片機(jī)與CPLD各行其是。外部單片機(jī)可以專 注于其它復(fù)雜的數(shù)據(jù)處理，不必占用過(guò)多的CPU資源去直接控制電機(jī)，也減小了由此引入 干擾的可能性；CPLD只需把外部單片機(jī)傳送過(guò)來(lái)的信息轉(zhuǎn)換成電機(jī)的控制信號(hào)。這樣就發(fā) 揮了單片機(jī)和CPLD兩者的優(yōu)點(diǎn)。

發(fā)明內(nèi)容本實(shí)用新型的目的是針對(duì)現(xiàn)有的技術(shù)所存在的上述問(wèn)題，而提供一種能夠克服現(xiàn) 有縫紉機(jī)系統(tǒng)中步進(jìn)電機(jī)運(yùn)行時(shí)的丟步、失控等現(xiàn)象步進(jìn)電機(jī)控制器。 本實(shí)用新型的目的可通過(guò)下列技術(shù)方案來(lái)實(shí)現(xiàn)一種步進(jìn)電機(jī)控制器，包括一控 制器以及與其相連接的步進(jìn)電機(jī)的驅(qū)動(dòng)電路，其特征在于，所述的控制器包括CPLD，所述的 CPLD內(nèi)部分別設(shè)置有用于對(duì)相應(yīng)于正反轉(zhuǎn)向的輸入脈沖進(jìn)行計(jì)數(shù)的計(jì)數(shù)器、用于提供細(xì)分 的時(shí)間常數(shù)的定時(shí)器、用于實(shí)現(xiàn)CPLD的I/O 口的模擬量輸出的DAC以及用于避免驅(qū)動(dòng)電路 中上下橋的同時(shí)開(kāi)啟而造成電路短路死區(qū)控制器，所述的CPLD信號(hào)輸入端與外部單片機(jī) 相連接，輸出端與驅(qū)動(dòng)電路相連接。 在上述的步進(jìn)電機(jī)控制器中，所述的驅(qū)動(dòng)電路為恒流斬波驅(qū)動(dòng)電路，所述恒流斬 波驅(qū)動(dòng)電路包括斬波脈寬調(diào)制器，及多個(gè)獨(dú)立電路，所述斬波脈寬調(diào)制器形成斬波控制，所 述多個(gè)獨(dú)立電路的功放電路最終接入步進(jìn)電機(jī)每相繞組中。 在上述的步進(jìn)電機(jī)控制器中，所述的斬波脈寬調(diào)制器由電流檢測(cè)和控制電路所組 成，包括由運(yùn)算放大器構(gòu)成的施密特電路作電壓比較器及脈寬調(diào)制電路，所述電壓比較器
3在脈寬調(diào)制芯片UPC494內(nèi)部，分別輸入表示繞組電流的取樣電壓和表示設(shè)定電流值的預(yù) 設(shè)電壓，所述電流值的預(yù)設(shè)電壓可由CPLD進(jìn)行設(shè)定，可實(shí)現(xiàn)步進(jìn)電機(jī)的零電流、半電流、全 電流設(shè)定，同時(shí)能夠使步進(jìn)電機(jī)處在不同的工作狀態(tài)，所述脈寬調(diào)制電路在脈寬調(diào)制芯片 UPC494內(nèi)部，形成高頻的P麗波形。 在上述的步進(jìn)電機(jī)控制器中，所述的CPLD的輸入端連接有從外部單片機(jī)的輸入 信號(hào)A、 B、 C、 D作為四位一個(gè)字節(jié)的并行數(shù)據(jù)總線以及EN、 ACK作為通信控制信號(hào)輸入端， 所述的CPLD根據(jù)輸入數(shù)據(jù)信號(hào)輸出相應(yīng)的工作狀態(tài)。 這里外部單片機(jī)發(fā)送3個(gè)字節(jié)的數(shù)據(jù)(前兩個(gè)字節(jié)數(shù)據(jù)包括速度、方向控制、控制 使能、半流\全流信息，和校驗(yàn)字節(jié))，當(dāng)CPLD檢測(cè)到EN從高到低的跳變表示傳進(jìn)數(shù)據(jù)開(kāi) 始，每個(gè)字節(jié)的有效數(shù)據(jù)出現(xiàn)在CPLD時(shí)鐘的上升沿，ACK為CPLD的應(yīng)答信號(hào)，當(dāng)CPLD接收 完數(shù)據(jù)后進(jìn)行和校驗(yàn)，如果不對(duì)則把ACK拉高，通知外部單片機(jī)重新開(kāi)始送數(shù)據(jù)，當(dāng)CPLD接 收到正確的數(shù)據(jù)后就把它轉(zhuǎn)換成步進(jìn)電機(jī)的物理運(yùn)動(dòng)，直到接收到新的控制數(shù)據(jù)。 在上述的步進(jìn)電機(jī)控制器中，所述的定時(shí)器先判斷是否到定時(shí)時(shí)間，若到定時(shí)時(shí) 間，則從預(yù)先設(shè)定的脈沖環(huán)形分配表和八細(xì)分函數(shù)表中讀取數(shù)據(jù)，再根據(jù)讀取的數(shù)據(jù)，輸出 相應(yīng)的工作狀態(tài)。 在上述的步進(jìn)電機(jī)控制器中，所述的步進(jìn)電機(jī)是四相混合式步進(jìn)電機(jī)，引出線為 四相六線。 在上述的步進(jìn)電機(jī)控制器中，所述的恒流斬波驅(qū)動(dòng)電路中二極管D5、D6，穩(wěn)壓二級(jí) 管D7、 D8、 D9，三極管Q9、 QIO，組成續(xù)流電路。 在上述的步進(jìn)電機(jī)控制器中，所述的恒流斬波驅(qū)動(dòng)電路中U3的15腳接電阻R4，其 16腳接電阻R3，電阻R3、 R4并聯(lián)接到三極管Ql。 在上述的步進(jìn)電機(jī)控制器中，所述的CPLD中的U1的37腳接電阻R40和電阻R39， 電阻R39接到電容C12和比較器U12A的正輸入端，比較器U12A的負(fù)輸入端和其輸出端相 連。 在上述的步進(jìn)電機(jī)控制器中，所述的CPLD中的Ul的39腳接反相器U13A的輸入 端，反相器U13A的輸出端接電阻R42和三極管Q8。 與現(xiàn)有技術(shù)相比，本步進(jìn)電機(jī)控制器的優(yōu)點(diǎn)在于輸入的數(shù)據(jù)經(jīng)控制器處理后，對(duì) 混合式四相六線步進(jìn)電機(jī)，形成八細(xì)分恒流斬波控制，使步進(jìn)電機(jī)的轉(zhuǎn)動(dòng)平滑，驅(qū)動(dòng)力矩 大，保證步進(jìn)電機(jī)不丟步、不失控，降低步進(jìn)電機(jī)在待機(jī)狀態(tài)的能耗，同時(shí)克服現(xiàn)有縫紉機(jī) 系統(tǒng)中步進(jìn)電機(jī)運(yùn)行時(shí)的丟步，失控等現(xiàn)象，由于本實(shí)用新型實(shí)行模塊化設(shè)計(jì)，直接降低了 縫紉機(jī)整個(gè)系統(tǒng)設(shè)計(jì)的難度。

圖1是本步進(jìn)電機(jī)控制器的電路原理圖。 圖2是本步進(jìn)電機(jī)控制器中的主控流程圖。 圖3是本步進(jìn)電機(jī)控制器的中斷、服務(wù)流程圖。
具體實(shí)施方式以下是本實(shí)用新型的具體實(shí)施例并結(jié)合附圖，對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步的描述，但本實(shí)用新型并不限于這些實(shí)施例。 如圖1所示，本步進(jìn)電機(jī)控制器包括CPLD控制器以及與其相連接的步進(jìn)電機(jī)的 驅(qū)動(dòng)電路，在CPLD內(nèi)部分別設(shè)置有用于對(duì)相應(yīng)于正反轉(zhuǎn)向的輸入脈沖進(jìn)行計(jì)數(shù)的計(jì)數(shù)器、 用于提供細(xì)分的時(shí)間常數(shù)的定時(shí)器、用于實(shí)現(xiàn)CPLD的I/O 口的模擬量輸出的delta-sigma DAC以及用于避免驅(qū)動(dòng)電路中上下橋的同時(shí)開(kāi)啟而造成電路短路死區(qū)控制器，所述的CPLD 信號(hào)輸入端與外部單片機(jī)相連接，輸出端與驅(qū)動(dòng)電路相連接，CPLD的輸入端從外部單片機(jī) 的輸入信號(hào)A、 B、 C、 D作為四位一個(gè)字節(jié)的并行數(shù)據(jù)總線以及EN、 ACK作為通信控制信號(hào)， 所述的CPLD根據(jù)輸入數(shù)據(jù)信號(hào)輸出相應(yīng)的工作狀態(tài)。 這里驅(qū)動(dòng)電路為恒流斬波驅(qū)動(dòng)電路，恒流斬波驅(qū)動(dòng)電路包括斬波脈寬調(diào)制器，及 多個(gè)獨(dú)立電路，所述斬波脈寬調(diào)制器形成斬波控制，斬波脈寬調(diào)制器由電流檢測(cè)和控制電 路所組成，包括由運(yùn)算放大器構(gòu)成的施密特電路作電壓比較器、及脈寬調(diào)制電路，所述電壓 比較器在脈寬調(diào)制芯片UPC494內(nèi)部，分別輸入表示繞組電流的取樣電壓和表示設(shè)定電流 值的預(yù)設(shè)電壓，所述電流值的預(yù)設(shè)電壓可由CPLD進(jìn)行設(shè)定，可實(shí)現(xiàn)步進(jìn)電機(jī)的零電流、半 電流、全電流設(shè)定，同時(shí)能夠使步進(jìn)電機(jī)處在不同的工作狀態(tài)，所述脈寬調(diào)制電路在脈寬調(diào) 制芯片UPC494內(nèi)部，形成高頻的P麗波形，另外多個(gè)獨(dú)立電路的功放電路最終接入步進(jìn)電 機(jī)每相繞組中。 另外定時(shí)器先判斷是否到定時(shí)時(shí)間，若到定時(shí)時(shí)間，則從預(yù)先設(shè)定的脈沖環(huán)形分 配表和八細(xì)分函數(shù)表中讀取數(shù)據(jù)，再根據(jù)讀取的數(shù)據(jù)，輸出相應(yīng)的工作狀態(tài)，在本實(shí)施例中 步進(jìn)電機(jī)是四相混合式步進(jìn)電機(jī)，且引出線為四相六線。 在關(guān)鍵的具體電路中其中恒流斬波驅(qū)動(dòng)電路包括功放電路、控制電路的電流檢測(cè) 和控制電路，功放電路由上橋MOS管Q4、步進(jìn)電機(jī)繞組LA、下橋M0S管Ql和電流取樣電阻 R7組成，其中D5、D6、D7、D8、D9、Q9以及QIO，組成續(xù)流電路，恒流斬波驅(qū)動(dòng)電路中U3的15 腳接R4，其16腳接R3， R3、R4并聯(lián)接到Ql，所述的CPLD中的Ul的37腳接電阻R40和R39， R39接到C12和U12A的第3展卩，U12A的第1展卩、第2腳相連，所述的Ul的39腳接U13A的 第1腳，U13A的第2腳接電阻R42和Q8。 具體的工作過(guò)程如下 U8A、 U9A、 Q7及外圍分立元件組成的電路可控制步進(jìn)電機(jī)處在零電流、半電流、全 電流狀態(tài)。當(dāng)U8A同相輸入端電壓設(shè)定為0時(shí)，使得U5的2腳反向輸入端電壓為O，這樣 U5的8、11腳輸出高電平，U7第7腳輸出低電平，關(guān)閉Q4管。當(dāng)U8A同相輸入電壓設(shè)定為 U(0 5V)，如U9A的第1腳輸入為高電平，Q7關(guān)閉，此時(shí)U5的2腳反向輸入端電壓為W，此時(shí) 可控制步進(jìn)電機(jī)處在全流狀態(tài)；如U9A的第1腳輸入為低電平，Q7開(kāi)啟，此時(shí)U5的2腳反 向輸入端電壓為W/2，此時(shí)可控制步進(jìn)電機(jī)處在半流狀態(tài)。 下面說(shuō)明步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)機(jī)理U2A、 U2B、 U2C、 U2D、 U3、 U4、 Ql、 Q2、 Q3、 Q5及外圍分立元件組成的電路用于 驅(qū)動(dòng)電機(jī)運(yùn)轉(zhuǎn)，步進(jìn)電機(jī)的A、B、C、D四相采用雙四拍控制，正轉(zhuǎn)時(shí)的通電順序是 AC—-BC—-BD—-AD—-AC，反轉(zhuǎn)時(shí)的通電順序是AC—-AD—-BD—-BC—-AC。 現(xiàn)在闡述CPLD控制器的工作過(guò)程 外部單片機(jī)的輸入信號(hào)A、B、C、D作為四位的并行數(shù)據(jù)總線，即作為一個(gè)字節(jié)輸入 CPLD， EN、 ACK作為通信控制信號(hào)，CPLD根據(jù)輸入數(shù)據(jù)輸出相應(yīng)的工作狀態(tài)，外部單片機(jī)發(fā)送3個(gè)字節(jié)的數(shù)據(jù)(前兩個(gè)字節(jié)數(shù)據(jù)包括速度、方向控制、控制使能、半流\全流信息，和校 驗(yàn)字節(jié))，當(dāng)CPLD檢測(cè)到EN從高到低的跳變表示傳進(jìn)數(shù)據(jù)開(kāi)始，每個(gè)字節(jié)的有效數(shù)據(jù)出現(xiàn) 在CPLD時(shí)鐘的上升沿，ACK為CPLD的應(yīng)答信號(hào)，當(dāng)CPLD接收完數(shù)據(jù)后進(jìn)行和校驗(yàn)，如果不 對(duì)則把ACK拉高，通知外部單片機(jī)重新開(kāi)始送數(shù)。CPLD接收到正確的數(shù)據(jù)后就把它轉(zhuǎn)換成 步進(jìn)電機(jī)的物理運(yùn)動(dòng)，直到接收到新的控制信息。 CPLD的工作流程見(jiàn)圖2和圖3。 如圖2表示CPLD的主工作流程，圖3表示其定時(shí)模塊工作流程，在圖2中，在CPLD 中可實(shí)現(xiàn)數(shù)據(jù)處理的并行執(zhí)行，因此如接收到的數(shù)據(jù)同時(shí)有4種類(lèi)型，則4種數(shù)據(jù)類(lèi)型可同 時(shí)執(zhí)行。首先上電初始化，然后再判斷是否接收到正確的新數(shù)據(jù)，若有新數(shù)據(jù)則判斷新數(shù)據(jù) 的數(shù)據(jù)類(lèi)型，如果數(shù)據(jù)為真，則輸出使能信號(hào)，使步進(jìn)電機(jī)上電，如果數(shù)據(jù)為假，則輸出禁止 信號(hào)，使步進(jìn)電機(jī)掉電。另外當(dāng)判斷是否接收到速度新數(shù)據(jù)，如果計(jì)數(shù)方向標(biāo)志等于1，則計(jì) 數(shù)值向上計(jì)數(shù)，并將計(jì)數(shù)值輸入定時(shí)模塊，如果計(jì)數(shù)方向標(biāo)志不等于l，計(jì)數(shù)值像下計(jì)數(shù)，同 時(shí)也將計(jì)數(shù)值輸入定時(shí)模塊；另外判斷是否有新的方向數(shù)據(jù)，有則方向?yàn)檎?，為正后?jì)數(shù)方 向標(biāo)志等于1 ，否則計(jì)數(shù)方向標(biāo)志等于0，當(dāng)判斷是否有新的半流/全流數(shù)據(jù)，如果半流/全 流數(shù)據(jù)為真，則輸出全流信號(hào)，使步進(jìn)電機(jī)處于全流狀態(tài)，如果為否，則輸出半流信號(hào)，使步 進(jìn)電機(jī)處于半流狀態(tài)。 如圖3所示，先判斷是否到定時(shí)時(shí)間，若沒(méi)到定時(shí)時(shí)間繼續(xù)等待，若到定時(shí)時(shí)間，
則根據(jù)預(yù)先設(shè)定的輸入?yún)?shù)的雙四拍脈沖環(huán)形分配表和八細(xì)分函數(shù)表中讀取數(shù)據(jù)，再把讀
取的數(shù)據(jù)值輸入到delta-sigma DAC，再進(jìn)入死區(qū)控制，輸出相應(yīng)的工作狀態(tài)值。 這樣經(jīng)過(guò)以上的處理后，輸出的數(shù)據(jù)可實(shí)現(xiàn)步進(jìn)電機(jī)運(yùn)行的八細(xì)分運(yùn)轉(zhuǎn)，達(dá)到縫
紉機(jī)的精度要求。 本文中所描述的具體實(shí)施例僅僅是對(duì)本實(shí)用新型精神作舉例說(shuō)明。本實(shí)用新型所 屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類(lèi)似 的方式替代，但并不會(huì)偏離本實(shí)用新型的精神或者超越所附權(quán)利要求書(shū)所定義的范圍。
權(quán)利要求一種步進(jìn)電機(jī)控制器，包括一控制器以及與其相連接的步進(jìn)電機(jī)的驅(qū)動(dòng)電路，其特征在于，所述的控制器包括CPLD，所述的CPLD內(nèi)部分別設(shè)置有用于對(duì)相應(yīng)于正反轉(zhuǎn)向的輸入脈沖進(jìn)行計(jì)數(shù)的計(jì)數(shù)器、用于提供細(xì)分的時(shí)間常數(shù)的定時(shí)器、用于實(shí)現(xiàn)CPLD的I/O口的模擬量輸出的DAC以及用于避免驅(qū)動(dòng)電路中上下橋的同時(shí)開(kāi)啟而造成電路短路死區(qū)控制器，所述的CPLD信號(hào)輸入端與外部單片機(jī)相連接，輸出端與驅(qū)動(dòng)電路相連接。
2. 根據(jù)權(quán)利要求1所述的步進(jìn)電機(jī)控制器，其特征在于，所述的驅(qū)動(dòng)電路為恒流斬波 驅(qū)動(dòng)電路，所述恒流斬波驅(qū)動(dòng)電路包括斬波脈寬調(diào)制器，及多個(gè)獨(dú)立電路，所述斬波脈寬調(diào) 制器形成斬波控制，所述多個(gè)獨(dú)立電路的功放電路最終接入步進(jìn)電機(jī)每相繞組中。
3. 根據(jù)權(quán)利要求2所述的步進(jìn)電機(jī)控制器，其特征在于，所述的斬波脈寬調(diào)制器由電 流檢測(cè)和控制電路所組成，包括由運(yùn)算放大器構(gòu)成的施密特電路作電壓比較器及脈寬調(diào)制 電路，所述電壓比較器在脈寬調(diào)制芯片UPC494內(nèi)部，分別輸入表示繞組電流的取樣電壓和 表示設(shè)定電流值的預(yù)設(shè)電壓，所述電流值的預(yù)設(shè)電壓可由CPLD進(jìn)行設(shè)定，可實(shí)現(xiàn)步進(jìn)電機(jī) 的零電流、半電流、全電流設(shè)定，同時(shí)能夠使步進(jìn)電機(jī)處在不同的工作狀態(tài)，所述脈寬調(diào)制 電路在脈寬調(diào)制芯片UPC494內(nèi)部，形成高頻的P麗波形。
4. 根據(jù)權(quán)利要求1所述的步進(jìn)電機(jī)控制器，其特征在于，所述的CPLD的輸入端連接有 從外部單片機(jī)的輸入信號(hào)A、B、C、D作為四位一個(gè)字節(jié)的并行數(shù)據(jù)總線以及EN、ACK作為通 信控制信號(hào)輸入端，所述的CPLD根據(jù)輸入數(shù)據(jù)信號(hào)輸出相應(yīng)的工作狀態(tài)。
5. 根據(jù)權(quán)利要求1所述的步進(jìn)電機(jī)控制器，其特征在于，所述的步進(jìn)電機(jī)是四相混合 式步進(jìn)電機(jī)，引出線為四相六線。
6. 根據(jù)權(quán)利要求2所述的步進(jìn)電機(jī)控制器，其特征在于，所述的恒流斬波驅(qū)動(dòng)電路中 二極管D5、 D6，穩(wěn)壓二級(jí)管D7、 D8、 D9，三極管Q9、 QIO，組成續(xù)流電路。
7. 根據(jù)權(quán)利要求2所述的步進(jìn)電機(jī)控制器，其特征在于，所述的恒流斬波驅(qū)動(dòng)電路中 U3的15腳接電阻R4，其16腳接電阻R3，電阻R3、R4并聯(lián)接到三極管Q1。
8. 根據(jù)權(quán)利要求1或2所述的步進(jìn)電機(jī)控制器，其特征在于，所述的CPLD中的Ul的37 腳接電阻R40和電阻R39，電阻R39接到電容C12和比較器U12A的正輸入端，比較器U12A 的負(fù)輸入端和其輸出端相連。
9. 根據(jù)權(quán)利要求1或2所述的步進(jìn)電機(jī)控制器，其特征在于，所述的CPLD中的Ul的 39腳接反相器U13A的輸入端，反相器U13A的輸出端接電阻R42和三極管Q8。
專利摘要本實(shí)用新型屬于電子技術(shù)領(lǐng)域，涉及一種工業(yè)縫紉機(jī)上的混合式四相六線步涉及一種步進(jìn)電機(jī)控制器。它解決了現(xiàn)有的步進(jìn)電機(jī)控制器控制步進(jìn)電機(jī)運(yùn)行時(shí)步進(jìn)電機(jī)丟步、失控等問(wèn)題。本步進(jìn)電機(jī)控制器，包括一控制器以及與其相連接的步進(jìn)電機(jī)的驅(qū)動(dòng)電路，控制器包括CPLD，所述的CPLD內(nèi)部分別設(shè)置有用于對(duì)相應(yīng)于正反轉(zhuǎn)向的輸入脈沖進(jìn)行計(jì)數(shù)的計(jì)數(shù)器、用于提供細(xì)分的時(shí)間常數(shù)的定時(shí)器、用于實(shí)現(xiàn)CPLD的I/O口的模擬量輸出的DAC以及用于避免驅(qū)動(dòng)電路中上下橋的同時(shí)開(kāi)啟而造成電路短路死區(qū)控制器，所述的CPLD信號(hào)輸入端與外部單片機(jī)相連接，輸出端與驅(qū)動(dòng)電路相連接。本步進(jìn)電機(jī)控制器具有能使步進(jìn)電機(jī)運(yùn)行時(shí)不丟步、不失控等優(yōu)點(diǎn)。
文檔編號(hào)H02P8/12GK201541227SQ200920186269
公開(kāi)日2010年8月4日 申請(qǐng)日期2009年7月7日 優(yōu)先權(quán)日2009年7月7日
發(fā)明者朱良華, 李建新, 趙振 申請(qǐng)人:浙江新飛躍股份有限公司