專利名稱：用于高電壓應(yīng)用的esd動力鉗的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電(ESD)鉗。
背景技術(shù)：
靜電放電(ESD)是集成電路制造和使用中已知的問題。一般晶體管具有可被靜電放電損壞的薄氧化物和絕緣層，因此需要特別的護理以保護集成電路免受由ESD引起的損壞。在高電壓(HV)應(yīng)用如使用發(fā)光器件(LED)和液晶顯示(IXD)器件的應(yīng)用中也需要ESD保護電路。EDS保護電路可包括連接在HV電源節(jié)點和電接地之間的ESD動力鉗?？墒褂帽籈SD瞬變電分解以傳導(dǎo)ESD電流的RC-HVMOS晶體管或級聯(lián)雙極結(jié)型晶體管(BJT)來實施傳統(tǒng)的ESD動力鉗。但是傳統(tǒng)的ESD動力鉗具有缺點。例如RC-HVMOS器件需要大的晶片面積。動力鉗中的BJTs具有非彈性設(shè)計窗口，用于ESD保護的觸發(fā)電壓受到級聯(lián)BJTs 的數(shù)量的限制。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種靜電放電(ESD)鉗包括第一電源節(jié)點；與所述第一電源節(jié)點連接且被設(shè)置成檢測ESD事件的ESD檢測電路；與所述第一電源節(jié)點連接且被設(shè)置為輸出第二電源電壓到第二電源節(jié)點的偏置電路，所述第二電源電壓比所述第一電源節(jié)點上的第一電源電壓低，其中所述ESD檢測電路設(shè)置為激活所述偏置電路以改變響應(yīng)ESD事件的工作狀態(tài)；以及與所述第二電源節(jié)點連接的低電壓(LV)ESD鉗，其中所述LV ESD鉗包括LV器件，所述LV器件具有比所述第一電源電壓低的最大耐電壓。根據(jù)本發(fā)明所述的ESD鉗還包括VSS節(jié)點，其中所述ESD檢測電路和所述偏置電路的每一個都連接在所述第一電源節(jié)點和所述VSS節(jié)點之間，其中所述LV ESD鉗連接在所述第二電源節(jié)點和所述VSS節(jié)點之間。根據(jù)本發(fā)明所述的ESD鉗，其中所述ESD檢測電路包括連接在所述第一電源節(jié)點和VSS節(jié)點之間的第一電阻器；連接在所述第一電阻器和所述VSS節(jié)點之間的第一電容器； 連接在所述第一電源節(jié)點和所述VSS節(jié)點之間的第二電容器；以及連接在所述第二電容器和所述VSS節(jié)點之間的第二電阻器。根據(jù)本發(fā)明所述的ESD鉗，其中所述偏置電路包括第一 PMOS晶體管，所述第一 PMOS晶體管包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的柵極；第二 PMOS 晶體管，第二 PMOS晶體管包括與所述第二電阻器和所述第二電容器之間的節(jié)點連接的柵極，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極的線路串聯(lián)連接；以及二極管，所述二極管與所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極線路串聯(lián)連接。根據(jù)本發(fā)明所述的ESD鉗還包括NM0S晶體管，所述NMOS晶體管包括與所述第一電源節(jié)點連接的漏極，與所述第一 PMOS晶體管和所述第二 PMOS晶體管的所述源極到漏極線路之間的節(jié)點連接的柵極，以及與所述第二電源節(jié)點連接的源極；連接在所述第一電源節(jié)點和所述NMOS晶體管的柵極之間的第三電阻器；以及連接在所述第二電源節(jié)點和所述 VSS節(jié)點之間的第三電容器。根據(jù)本發(fā)明一種靜電放電(ESD)鉗包括第一電源節(jié)點；連接在所述第一電源節(jié)點和電接地之間ESD檢測電路，其中所述ESD檢測電路設(shè)置為檢測所述ESD鉗的節(jié)點上的 ESD瞬變；連接在所述第一電源節(jié)點和所述電接地之間的偏置電路，其中將偏置電路設(shè)置成接收來自所述ESD檢測電路的信號，然后輸出響應(yīng)所述信號的電壓，所述電壓施加給第二電源節(jié)點，其中所述偏置電路包括高電壓(HV)器件；以及低電壓(LV)ESD鉗包括與所述第二電源節(jié)點連接的第一端，和與所述電接地連接的第二端，其中所述LV ESD鉗包括LV器件，所述LV器件具有比所述HV器件的最大耐電壓低的最大耐電壓。根據(jù)本發(fā)明所述的ESD鉗，其中所述偏置電路輸出的電壓比所述第一電源節(jié)點上的電壓低，其中所述偏置電路設(shè)置成相應(yīng)于所述第一電源節(jié)點上的電壓變化保持電壓基本穩(wěn)定，在所述ESD鉗的任何節(jié)點上都沒有ESD瞬變發(fā)生。根據(jù)本發(fā)明所述的ESD鉗，其中所述LV ESD鉗中的所述LV器件的最大耐電壓低于所述第一電源節(jié)點上的電壓。根據(jù)本發(fā)明所述的ESD鉗，其中所述ESD檢測電路包括連接在所述第一電源節(jié)點和所述電接地之間的第一電阻器；連接在所述第一電阻器和所述電接地之間的第一電容器；連接在所述第一電源節(jié)點和所述電接地之間的第二電容器；以及連接在所述第二電容器和所述電接地之間的第二電阻器。根據(jù)本發(fā)明所述的ESD鉗，其中所述偏置電路包括第一 PMOS晶體管，所述第一 PMOS晶體管包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的柵極；第二 PMOS 晶體管，所述第二 PMOS晶體管包括與所述第二電阻器和所述第二電容器之間的節(jié)點連接的柵極，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極的線路串聯(lián)連接； 以及二極管，所述二極管與所述第一 PMOS晶體管和所述第二 PMOS晶體管的所述源極到漏極的線路串聯(lián)連接。根據(jù)本發(fā)明所述的ESD鉗還包括NM0S晶體管，所述NMOS晶體管包括與所述第一電源節(jié)點連接的漏極，與所述第一 PMOS晶體管和所述第二 PMOS晶體管的所述源極到漏極的線路之間的節(jié)點連接的柵極，以及與所述第二電源節(jié)點連接的源極；連接在所述第一電源節(jié)點和所述NMOS晶體管的柵極之間的第三晶體管；以及連接在所述第二電源節(jié)點和所述電接地之間的第三電容器。根據(jù)本發(fā)明所述的一種靜電放電(ESD)鉗包括電源節(jié)點；電接地；ESD檢測電路，該ESD檢測電路包括連接在所述電源節(jié)點和所述電接地之間的第一電阻器，連接在所述第一電阻器和所述電接地之間的第一電容器，連接在所述電源節(jié)點和所述電接地之間的第二電容器，以及連接在所述第二電容器和所述電接地之間的第二電阻器；偏置電路，該偏置電路包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的第一輸入端，與所述第二電阻器和所述第二電容器之間的節(jié)點連接的第二輸入端，以及輸出端；以及連接在所述偏置電路的輸出端和所述電接地之間的低電壓(LV)ESD鉗。根據(jù)本發(fā)明所述的ESD鉗，其中所述LV ESD鉗包括LV器件，所述LV器件具有比所述電源節(jié)點上的電壓低的最大耐電壓。根據(jù)本發(fā)明所述的ESD鉗，其中所述偏置電路包括第一 PMOS晶體管，所述第一PMOS晶體管包括與所述偏置電路的所述第一輸入端連接的柵極；第二 PMOS晶體管，所述第二 PMOS晶體管包括與所述偏置電路的所述第二輸入端連接的柵極，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極的線路串聯(lián)連接；二極管，所述二極管與所述第一 PMOS晶體管和所述第二 PMOS晶體管的所述源極到漏極線路串聯(lián)連接；以及NMOS晶體管，所述NMOS晶體管包括與所述電源節(jié)點連接的漏極，與所述第一PMOS晶體管和所述第二 PMOS晶體管的漏極連接的柵極，以及與所述偏置電路的所述輸出端連接的源極。根據(jù)本發(fā)明所述的ESD鉗，其中所述偏置電路還包括連接在所述電源節(jié)點和所述NMOS晶體管的柵極之間的第三電阻器；以及連接在所述偏置電路的輸出端和所述電接地之間的第三電容器。根據(jù)本發(fā)明所述的ESD鉗，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管以及所述NMOS晶體管為高電壓晶體管。


為了更好地理解實施例及其優(yōu)點，現(xiàn)在將結(jié)合附圖所進行的以下描述作為參考， 其中圖1示出了根據(jù)實施例的高電壓(HV)靜電放電(ESD)動力鉗的電路示意圖；圖2示出了示例性HV ESD動力鉗的電路示意圖；圖3示出了示例性LV ESD器件和HV晶體管的橫截面視圖；以及圖4到圖5示出了示例性LV ESD動力鉗的電路示意圖。
具體實施例方式下面，詳細討論本發(fā)明優(yōu)選實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的概念。所討論的具體實施例僅僅示出制造和使用本發(fā)明的具體方式，而不用于限制本公開的范圍。根據(jù)實施例提供了一種新型的高電壓(HV)靜電放電(ESD)動力鉗。討論了實施例的變化和操作。在所有各個視圖和說明性實施例中，相同的附圖編號用于標(biāo)示出相同的元件。圖1示出了根據(jù)實施例的HV ESD動力鉗的方框示意圖。將HV ESD動力鉗連接在電源節(jié)點VDDH和VSS之間。在一個實施例中，VSS節(jié)點為電接地。電源節(jié)點VDDH可傳輸表示為VDDH的第一正電源電壓。電源PS包括與電源節(jié)點VDDH連接的提供HV電源電壓 (也被表示為VDDH)的輸出端。在一個示例性實施例中，HV電源電壓VDDH大于約IOV或約 20V，盡管也可使用不同的電壓。HV ESD動力鉗包括ESD檢測電路、偏置電路以及低電壓(LV)ESD鉗。將ESD檢測電路設(shè)置為檢測發(fā)生在HV電源節(jié)點VDDH和節(jié)點VSS之間(也包括HV電源節(jié)點VDDH和節(jié)點VSS)的ESD事件，ESD檢測電路激活LV ESD鉗以分流ESD電流。偏置電路包括HV器件， 該偏置電路在正常操作過程(在此過程中無ESD事件發(fā)生)中用于提供偏置電源電壓(以下稱為LV電源電壓VSL)給LV ESD鉗中的LV ESD器件。ESD檢測電路改變偏置電路的工作狀態(tài)。當(dāng)沒有ESD事件發(fā)生時將LV ESD鉗關(guān)閉，而在ESD事件過程中將LV ESD鉗打開以傳導(dǎo)ESD電流。
圖2示出了 HV ESD電源鉗的示例性實施。ESD檢測電路可包括連接在HV電源節(jié)點VDDH和節(jié)點VSS之間的電阻器Rl和電容器Cl，以及連接在HV電源節(jié)點VDDH和節(jié)點VSS 之間的電阻器R2和電容器C2。偏置電路可包括源極到漏極線路串聯(lián)連接且與二極管Dl串聯(lián)連接的HV PMOS晶體管HVPl和HVP2。HV PMOS晶體管HVPl和HVP2的柵極分別與節(jié)點Al和A2連接，節(jié)點Al 位于電阻器Rl和電容器Cl之間且節(jié)點A2位于電阻器R2和電容器C2之間。偏置電路可接收HV PMOS晶體管HVPl和HVP2的柵極上的輸入信號且在節(jié)點A4上輸出LV電源電壓VSL。 進一步，偏置電路還包括電阻器R3和HV NMOS晶體管HVN，其中HV NMOS晶體管HVN的柵極與處于HV PMOS晶體管HVPl和HVP2的源極到漏極的線路之間的節(jié)點連接且HV NMOS晶體管HVN的源極與電容器輸出電容連接，電容器Cout進一步與節(jié)點VSS連接。進一步，將LV ESD鉗連接在HV NMOS晶體管HVN的源極A4和節(jié)點VSS之間。圖4到圖5示出了示例性的包括LV ESD器件LV匪OS和LVPMOS的LV ESD鉗實施例。在示例性實施例中，節(jié)點A4上的由偏置電路輸出的電壓VSL比HV電源電壓VDDH(圖1 和2)低。在實施例中，LV電源電壓VSL低于HV電源電壓VDDH的約50%或甚至20%。應(yīng)該注意的是LV ESD器件LV匪OS和LVPMOS具有與圖2中HV器件HVP1、HVP2和HVN不同的設(shè)計。例如圖3示出了示例性LV ESD器件和示例性HV ESD器件的橫截面視圖。LV ESD 器件LV匪OS和LVPMOS可在LV阱區(qū)中形成，而HV ESD器件HVP1、HVP2和HVN可在HV阱區(qū)中形成，LV阱區(qū)的雜質(zhì)濃度高于HV阱區(qū)的雜質(zhì)濃度。進一步，HV ESD器件HVP1、HVP2 和HVN(圖2和幻可包括處于各自的漏極區(qū)域和柵極電極之間的絕緣區(qū)域，而LV ESD器件 LVNMOS和LVPMOS不包括處于各自的漏極區(qū)域和柵極電極之間的絕緣區(qū)域。 將LV ESD器件如LVNMOS和LVPMOS設(shè)計為容納低于HV電源電壓VDDH的電壓。換句話說，LV ESD器件如LVNMOS和LVPMOS的最大可允許的柵極到漏極電壓和柵極到源極電壓(稱為最大耐電壓)低于電源電壓VDDH。在操作各自的晶片的過程中，施加給LV ESD鉗中LV ESD器件/晶體管的柵極到漏極電壓和柵極到源極電壓需要不高于其各自的最大耐電壓。否則可能會損壞LV ESD器件且這些晶體管的柵極氧化物可能會分解。最大耐電壓可能低于電源電壓VDDH的約50%或甚至約30%。另一方面，LV ESD器件的最大耐電壓高于圖2和3中節(jié)點A4上的LV電源電壓VSL。以下參考圖2詳細討論HV ESD電源鉗的操作。在其中無ESD發(fā)生的正常操作過程中，ESD檢測電路中的節(jié)點Al處于高電壓而節(jié)點A2處于低電壓。因此關(guān)閉了 HV PMOS晶體管HVPl而打開了 HV PMOS晶體管HVP2。因此晶體管R3、HV PMOS晶體管HVP2和二極管 Dl組合在一起提供偏置電壓給節(jié)點A3 (其也為HV NMOS晶體管HVN的柵極)。因此就將LV 電源電壓VSL輸出給了節(jié)點A4。在示例性實施例中，HV電源電壓VDDH大于約IOV而LV電源電壓VSL為約5V。由于LV ESD鉗上應(yīng)用的LV電源電壓VSL，因此未打開LV ESD鉗。在ESD事件中，假設(shè)ESD瞬變發(fā)生在HV電源節(jié)點VDDH上，節(jié)點Al處于低電壓因為電容器Cl相當(dāng)于被短路了，而節(jié)點A2處于高電壓因為電容器C2相當(dāng)于被縮短了。因此打開了 HV PMOS晶體管HVPl且關(guān)閉了 HVPMOS晶體管HVP2。HV匪OS晶體管HVN的柵極處于高電壓，因此打開了 HV NMOS晶體管HVN。因此將ESD電流從HV電源節(jié)點VDDH穿過HV NMOS晶體管HVN傳導(dǎo)到節(jié)點A4。結(jié)果LV ESD鉗中的內(nèi)部ESD檢測電路(圖2中未示出，請參考圖4和5中的電阻器R4和電容器C3)將打開LV ESD器件LVNMOS和LVPMOS且將ESD電流傳導(dǎo)給節(jié)點VSS。示例性和模擬的結(jié)果表明即使HV電源電壓VDDH改變，偏置電路可以可靠地輸出穩(wěn)定的LV電源電壓VSL。在示例性和模擬結(jié)果中，當(dāng)HV電源電壓VDDH從約6V增加到約 40V，LV電源電壓VSL穩(wěn)定地保持在約5V。因此，實施例的設(shè)計窗口很大。根據(jù)實施例的 HV ESD電源鉗也具有好的ESD保護能力。試驗結(jié)果也表明如果從HV電源節(jié)點VDDH到節(jié)點 VSS發(fā)生ESD瞬變，HV ESD電源鉗可承受較高的ESD放電電流且已表現(xiàn)出比傳統(tǒng)HV ESD鉗更好的人體模式(HBM)和機器模式(MM) ESD級別。根據(jù)實施例ESD鉗包括第一電源節(jié)點；與所述第一電源節(jié)點連接且被設(shè)置成檢測 ESD事件的ESD檢測電路；與所述第一電源節(jié)點連接且被設(shè)置為輸出第二電源電壓給第二電源節(jié)點的偏置電路。第二電源電壓比所述第一電源節(jié)點上的第一電源電壓低。將ESD檢測電路設(shè)置為激活偏置電路以改變響應(yīng)ESD事件的工作狀態(tài)。所述ESD鉗還包括與所述第二電源節(jié)點連接的LV ESD鉗，其中所述LV ESD鉗包括具有比所述第一電源電壓低的最大耐電壓的LV器件。根據(jù)其它的實施例，ESD鉗包括第一電源節(jié)點；電接地；連接在所述第一電源節(jié)點和所述電接地之間ESD檢測電路，其中將所述ESD檢測電路設(shè)置為檢測所述ESD鉗的節(jié)點上的ESD瞬變；以及連接在所述第一電源節(jié)點和所述電接地之間的偏置電路。將偏置電路設(shè)置成接收來自ESD檢測電路的信號，然后輸出響應(yīng)該信號的電壓，該電壓被施加給第二電源節(jié)點，其中所述偏置電路包括HV器件。ESD鉗還包括LV ESD鉗，所述LV ESD鉗包括與所述第二電源節(jié)點連接的第一端和與所述電接地連接的第二端，其中所述LV ESD鉗包括 LV器件，該LV期間具有比HV器件的最大耐電壓低的最大耐電壓。根據(jù)又一其它實施例，ESD鉗包括電源節(jié)點；電接地；ESD檢測電路和偏置電路。所述ESD檢測電路包括連接在所述電源節(jié)點和所述電接地之間的第一電阻器；連接在所述第一電阻器和所述電接地之間的第一電容器；連接在所述電源節(jié)點和所述電接地之間的第二電容器；以及連接在所述電容器和所述電接地之間的第二電阻器。偏置電路包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的第一輸入端；與處于所述第二電阻器和所述第二電容器之間的節(jié)點連接的第二輸入端；以及輸出端。ESD鉗還包括連接在所述偏置電路的輸出端和所述電接地之間的LV ESD鉗。盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種靜電放電(ESD)鉗包括 第一電源節(jié)點；與所述第一電源節(jié)點連接且被設(shè)置成檢測ESD事件的ESD檢測電路； 與所述第一電源節(jié)點連接且被設(shè)置為輸出第二電源電壓到第二電源節(jié)點的偏置電路， 所述第二電源電壓比所述第一電源節(jié)點上的第一電源電壓低，其中所述ESD檢測電路設(shè)置為激活所述偏置電路以改變響應(yīng)ESD事件的工作狀態(tài)；以及與所述第二電源節(jié)點連接的低電壓(LV)ESD鉗，其中所述LV ESD鉗包括LV器件，所述 LV器件具有比所述第一電源電壓低的最大耐電壓。
2.根據(jù)權(quán)利要求1所述的ESD鉗還包括VSS節(jié)點，其中所述ESD檢測電路和所述偏置電路的每一個都連接在所述第一電源節(jié)點和所述VSS節(jié)點之間，其中所述LV ESD鉗連接在所述第二電源節(jié)點和所述VSS節(jié)點之間。
3.根據(jù)權(quán)利要求1所述的ESD鉗， 其中所述ESD檢測電路包括連接在所述第一電源節(jié)點和VSS節(jié)點之間的第一電阻器； 連接在所述第一電阻器和所述VSS節(jié)點之間的第一電容器； 連接在所述第一電源節(jié)點和所述VSS節(jié)點之間的第二電容器；以及連接在所述第二電容器和所述VSS節(jié)點之間的第二電阻器，其中所述偏置電路包括 第一 PMOS晶體管，所述第一 PMOS晶體管包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的柵極；第二 PMOS晶體管，第二 PMOS晶體管包括與所述第二電阻器和所述第二電容器之間的節(jié)點連接的柵極，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極的線路串聯(lián)連接；以及二極管，所述二極管與所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極線路串聯(lián)連接，其中所述的ESD鉗還包括NMOS晶體管，所述NMOS晶體管包括與所述第一電源節(jié)點連接的漏極，與所述第一 PMOS 晶體管和所述第二 PMOS晶體管的所述源極到漏極線路之間的節(jié)點連接的柵極，以及與所述第二電源節(jié)點連接的源極； 連接在所述第一電源節(jié)點和所述NMOS晶體管的柵極之間的第三電阻器；以及連接在所述第二電源節(jié)點和所述VSS節(jié)點之間的第三電容器。
4.一種靜電放電(ESD)鉗包括 第一電源節(jié)點；連接在所述第一電源節(jié)點和電接地之間ESD檢測電路，其中所述ESD檢測電路設(shè)置為檢測所述ESD鉗的節(jié)點上的ESD瞬變；連接在所述第一電源節(jié)點和所述電接地之間的偏置電路，其中將偏置電路設(shè)置成接收來自所述ESD檢測電路的信號，然后輸出響應(yīng)所述信號的電壓，所述電壓施加給第二電源節(jié)點，其中所述偏置電路包括高電壓(HV)器件；以及低電壓(LV)ESD鉗包括與所述第二電源節(jié)點連接的第一端，和與所述電接地連接的第二端，其中所述LV ESD鉗包括LV器件，所述LV器件具有比所述HV器件的最大耐電壓低的最大耐電壓。
5.根據(jù)權(quán)利要求4所述的ESD鉗，其中所述偏置電路輸出的電壓比所述第一電源節(jié)點上的電壓低，其中所述偏置電路設(shè)置成相應(yīng)于所述第一電源節(jié)點上的電壓變化保持電壓基本穩(wěn)定，在所述ESD鉗的任何節(jié)點上都沒有ESD瞬變發(fā)生。
6.根據(jù)權(quán)利要求4所述的ESD鉗，其中所述LVESD鉗中的所述LV器件的最大耐電壓低于所述第一電源節(jié)點上的電壓。
7.根據(jù)權(quán)利要求4所述的ESD鉗， 其中所述ESD檢測電路包括連接在所述第一電源節(jié)點和所述電接地之間的第一電阻器； 連接在所述第一電阻器和所述電接地之間的第一電容器； 連接在所述第一電源節(jié)點和所述電接地之間的第二電容器；以及連接在所述第二電容器和所述電接地之間的第二電阻器， 其中所述偏置電路包括第一 PMOS晶體管，所述第一 PMOS晶體管包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的柵極；第二 PMOS晶體管，所述第二 PMOS晶體管包括與所述第二電阻器和所述第二電容器之間的節(jié)點連接的柵極，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極的線路串聯(lián)連接；以及二極管，所述二極管與所述第一 PMOS晶體管和所述第二 PMOS晶體管的所述源極到漏極的線路串聯(lián)連接；其中所述的ESD鉗還包括NMOS晶體管，所述NMOS晶體管包括與所述第一電源節(jié)點連接的漏極，與所述第一 PMOS 晶體管和所述第二 PMOS晶體管的所述源極到漏極的線路之間的節(jié)點連接的柵極，以及與所述第二電源節(jié)點連接的源極；連接在所述第一電源節(jié)點和所述NMOS晶體管的柵極之間的第三晶體管；以及連接在所述第二電源節(jié)點和所述電接地之間的第三電容器。
8.一種靜電放電(ESD)鉗包括 電源節(jié)點；電接地；ESD檢測電路，包括連接在所述電源節(jié)點和所述電接地之間的第一電阻器； 連接在所述第一電阻器和所述電接地之間的第一電容器；連接在所述電源節(jié)點和所述電接地之間的第二電容器；以及連接在所述第二電容器和所述電接地之間的第二電阻器； 偏置電路，包括與所述第一電阻器和所述第一電容器之間的節(jié)點連接的第一輸入端；與所述第二電阻器和所述第二電容器之間的節(jié)點連接的第二輸入端；以及輸出端；以及連接在所述偏置電路的輸出端和所述電接地之間的低電壓(LV)ESD鉗。
9.根據(jù)權(quán)利要求8所述的ESD鉗，其中所述LVESD鉗包括LV器件，所述LV器件具有比所述電源節(jié)點上的電壓低的最大耐電壓。
10.根據(jù)權(quán)利要求8所述的ESD鉗，其中所述偏置電路包括第一 PMOS晶體管，所述第一 PMOS晶體管包括與所述偏置電路的所述第一輸入端連接的柵極；第二 PMOS晶體管，所述第二 PMOS晶體管包括與所述偏置電路的所述第二輸入端連接的柵極，其中所述第一 PMOS晶體管和所述第二 PMOS晶體管的源極到漏極的線路串聯(lián)連接；二極管，所述二極管與所述第一 PMOS晶體管和所述第二 PMOS晶體管的所述源極到漏極線路串聯(lián)連接；以及NMOS晶體管，所述NMOS晶體管包括與所述電源節(jié)點連接的漏極，與所述第一PMOS晶體管和所述第二 PMOS晶體管的漏極連接的柵極，以及與所述偏置電路的所述輸出端連接的源極，其中所述偏置電路還包括連接在所述電源節(jié)點和所述NMOS晶體管的柵極之間的第三電阻器；以及連接在所述偏置電路的輸出端和所述電接地之間的第三電容器。
全文摘要
ESD鉗包括第一電源節(jié)點；與所述第一電源節(jié)點連接且被設(shè)置成檢測ESD事件的ESD檢測電路；與所述第一電源節(jié)點連接且被設(shè)置為輸出第二電源電壓給第二電源節(jié)點的偏置電路。第二電源電壓比所述第一電源節(jié)點上的第一電源電壓低。將ESD檢測電路設(shè)置為激活偏置電路以改變響應(yīng)ESD事件的工作狀態(tài)。所述ESD鉗還包括與所述第二電源節(jié)點連接的LVESD鉗，其中所述LV ESD鉗包括具有比所述第一電源電壓低的最大耐電壓的LV器件。
文檔編號H02H9/00GK102447249SQ20111030290
公開日2012年5月9日 申請日期2011年9月29日 優(yōu)先權(quán)日2010年10月4日
發(fā)明者朱芳村, 陳國基 申請人:臺灣積體電路制造股份有限公司