專利名稱：用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)。
背景技術(shù)：
動態(tài)模擬，是通過在RTDS (實(shí)時數(shù)字仿真裝置)或?qū)嶋H等值系統(tǒng)上模擬實(shí)際電力系統(tǒng)的各種運(yùn)行工況及故障狀態(tài)，對在電力系統(tǒng)中運(yùn)行的保護(hù)和控制裝置的功能和性能進(jìn)行考核，以確保保護(hù)和控制裝置在現(xiàn)場的可靠運(yùn)行的試驗(yàn)。同期控制，是電廠運(yùn)行中發(fā)電機(jī)組的一項(xiàng)重要操作，隨著負(fù)荷的變動，電力系統(tǒng)中發(fā)電機(jī)運(yùn)行的臺數(shù)也經(jīng)常改變，因此，同步發(fā)電機(jī)的并列操作是電廠的一項(xiàng)重要操作。另外，當(dāng)系統(tǒng)發(fā)生某些事故時，也常要求將備用發(fā)電機(jī)組迅速投入電網(wǎng)運(yùn)行，由于某種原因， 解列運(yùn)行的電網(wǎng)需要聯(lián)合運(yùn)行，這就需要兩電網(wǎng)間實(shí)行并列操作。同步發(fā)電機(jī)的并列方法可分為準(zhǔn)同期并列和自同期并列兩種。在電力系統(tǒng)正常運(yùn)行的情況下，一般采用準(zhǔn)同期并列方法將發(fā)電機(jī)組投入運(yùn)行。自同期并列方法已很少采用， 只有當(dāng)電力系統(tǒng)發(fā)生事故時，為了迅速投入水輪發(fā)電機(jī)組，過去曾采用自同期并列方法。隨著自動控制技術(shù)的進(jìn)步，特別是微機(jī)型數(shù)字式自動并列方法已日趨成就，現(xiàn)在也可用準(zhǔn)同期法快速投運(yùn)水輪發(fā)電機(jī)組。因此，本專利主要實(shí)現(xiàn)準(zhǔn)同期并列的方法?，F(xiàn)有的發(fā)電機(jī)同期控制系統(tǒng)，通過并列斷路器的合閘操作實(shí)現(xiàn)所述發(fā)電機(jī)與待并系統(tǒng)的同期并列，大多實(shí)現(xiàn)方式單一，并且沒有將斷路器的合閘時間以及電路的反應(yīng)時間考慮進(jìn)去，同時計算速度、抗電磁干擾、可靠性以及使用的方便性都有很大的不足。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺陷而提供一種用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，具有多種同期方式來實(shí)現(xiàn)發(fā)電機(jī)與待并系統(tǒng)的同期并列，并且將并列斷路器的合閘時間以及電路的反應(yīng)時間納入了過程中，提高了準(zhǔn)確度及可靠性。實(shí)現(xiàn)上述目的的技術(shù)方案是一種用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，分別連接發(fā)電機(jī)、勵磁控制模塊、 調(diào)速控制模塊和并列斷路器，通過對所述并列斷路器的合閘操作實(shí)現(xiàn)所述發(fā)電機(jī)與一待并系統(tǒng)的準(zhǔn)同期并列；所述發(fā)電機(jī)分別連接所述勵磁控制模塊和調(diào)速控制模塊，并通過所述并列斷路器與待并系統(tǒng)相連，所述發(fā)電機(jī)同期控制系統(tǒng)包括依次連接的電壓互感器、儀表放大器、A/D轉(zhuǎn)換器和中央處理器芯片，以及連接所述中央處理器芯片和并列斷路器的驅(qū)動電路，其中所述電壓互感器采集發(fā)電機(jī)電壓和待并系統(tǒng)電壓，并依次經(jīng)所述儀表放大器和A/ D轉(zhuǎn)換器轉(zhuǎn)化后傳輸給所述中央處理器芯片；所述中央處理器芯片分別連接所述勵磁控制模塊和調(diào)速控制模塊，并手動或自動通過勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，調(diào)節(jié)發(fā)電機(jī)電壓，在達(dá)到同期合間條件時， 手動或自動發(fā)送合間命令給所述驅(qū)動電路；
所述驅(qū)動電路在接到合閘命令后驅(qū)動所述并列斷路器合閘。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述發(fā)電機(jī)同期控制系統(tǒng)還包括連接所述中央處理器芯片的用戶顯示界面，所述中央處理器芯片對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差小于預(yù)設(shè)的允許頻差，或者所得壓差小于預(yù)設(shè)的允許壓差時，所述中央處理器芯片控制所述用戶顯示界面上對應(yīng)指示燈常亮，表示對應(yīng)頻差或者壓差符合同期合間條件，否則對應(yīng)指示燈閃爍；所述中央處理器芯片計算發(fā)電機(jī)電壓與待并系統(tǒng)電壓的相角差，并將其數(shù)值實(shí)時地顯示在用戶顯示界面上，并將發(fā)電機(jī)電壓與待并系統(tǒng)電壓波形繪制在用戶顯示界面上。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述發(fā)電機(jī)同期控制系統(tǒng)還包括連接所述中央處理器芯片的用戶控制界面，所述中央處理器芯片由人工通過所述用戶控制界面手動操作，控制所述的調(diào)速控制模塊和勵磁控制模塊，當(dāng)人工觀測到所述用戶顯示界面上指示燈狀態(tài)、相角差以及電壓波形滿足同期合間條件時，通過所述用戶控制界面手動發(fā)出合閘命令。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述發(fā)電機(jī)同期控制系統(tǒng)還包括連接所述中央處理器芯片的用戶控制界面，所述的中央處理器芯片對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差大于預(yù)設(shè)的允許頻差，或者所得壓差大于預(yù)設(shè)的允許壓差時，通過所述勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，來改變發(fā)電機(jī)電壓，當(dāng)人工觀測到所述用戶顯示界面上指示燈狀態(tài)、相角差以及電壓波形滿足同期合閘條件時，通過所述用戶控制界面手動發(fā)出合間命令。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述中央處理器芯片對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差大于預(yù)設(shè)的允許頻差，或者所得壓差大于預(yù)設(shè)的允許壓差時，通過所述勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，來調(diào)節(jié)發(fā)電機(jī)電壓，當(dāng)所述中央處理器芯片自動檢測到發(fā)電機(jī)電壓與待并系統(tǒng)電壓在電壓、 頻率、相角上滿足同期合閘條件時，提前一恒定越前時間自動發(fā)出合閘命令。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述恒定越前時間是自動裝置合閘信號輸出回路的動作時間以及并列斷路器的合閘時間之和。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述的同期合閘條件指所述發(fā)電機(jī)電壓與待并系統(tǒng)電壓作差比較后所得頻差小于或等于預(yù)設(shè)的允許頻差，并且所得壓差小于或等于預(yù)設(shè)的允許壓差。上述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其中，所述待并系統(tǒng)指無窮大系統(tǒng)或者其他動態(tài)模擬系統(tǒng)。本發(fā)明的有益效果是本發(fā)明通過并列斷路器的合閘操作實(shí)現(xiàn)發(fā)電機(jī)與待并系統(tǒng)的同期并列，具有多種同期方式，并且可以完成與無窮大系統(tǒng)或者其他動態(tài)模擬系統(tǒng)的同期并列；在全自動同期控制方式中，本發(fā)明在發(fā)電機(jī)與待并系統(tǒng)電壓作差電壓過零點(diǎn)之前， 提前一個預(yù)設(shè)的恒定越前時間發(fā)送合閘命令，將并列斷路器的合閘時間以及電路的反應(yīng)時間納入了過程中，提高了準(zhǔn)確度及可靠性，這樣使得沖擊電流很小，其瞬時最大值一般不超過1-2倍的額定電流，符合發(fā)電機(jī)并網(wǎng)要求；在半自動同期控制方式中，由所述中央處理器芯片進(jìn)行同期追蹤，人工手動控制并列斷路器合閘，可以觀測到不同追蹤時間下的沖擊電流變化，從而對同期的速度及效果進(jìn)行觀測；在手動同期控制方式中，由人工手動控制調(diào)速控制模塊和勵磁控制模塊，在動態(tài)模擬實(shí)驗(yàn)中，可以觀測到不同壓差或頻差下強(qiáng)制發(fā)電機(jī)并網(wǎng)，對其和待并系統(tǒng)的沖擊電流變化，以及帶來的影響。同時，在全自動同期控制方式下， 本發(fā)明實(shí)現(xiàn)同期并列后，發(fā)電機(jī)能迅速進(jìn)入同步運(yùn)行狀態(tài)，暫態(tài)過程短，從而對待并系統(tǒng)的擾動也小。并且，本發(fā)明結(jié)構(gòu)簡單，成本低廉，具有很高的實(shí)用性。


圖1是本發(fā)明的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)的結(jié)構(gòu)示意圖；圖2是本發(fā)明的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)的控制框圖。
具體實(shí)施例方式下面將結(jié)合附圖對本發(fā)明作進(jìn)一步說明。請參閱圖1，本發(fā)明的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，分別連接發(fā)電機(jī) 5、勵磁控制模塊8、調(diào)速控制模塊7和并列斷路器12，通過對并列斷路器12的合閘操作實(shí)現(xiàn)發(fā)電機(jī)5與一待并系統(tǒng)6的準(zhǔn)同期并列；發(fā)電機(jī)5分別連接勵磁控制模塊8和調(diào)速控制模塊7，并通過并列斷路器12與待并系統(tǒng)6相連。所述發(fā)電機(jī)同期控制系統(tǒng)包括依次連接的電壓互感器1、儀表放大器2、A/D轉(zhuǎn)換器3和中央處理器芯片4，以及與中央處理器芯片4分別連接的用戶顯示界面9、用戶控制界面10和驅(qū)動電路11，其中驅(qū)動電路11連接并列斷路器12 ；中央處理器芯片4分別連接勵磁控制模塊8和調(diào)速控制模塊7 ；電壓互感器1采集發(fā)電機(jī)電壓和待并系統(tǒng)電壓，并依次經(jīng)儀表放大器2和A/D轉(zhuǎn)換器3轉(zhuǎn)化后傳輸給中央處理器芯片4 ；在本實(shí)施例中，中央處理器芯片4選用的型號為 ARM7系列的LPC2378，儀表放大器2選用的型號為INA128，A/D轉(zhuǎn)換器3選用ADS7844模數(shù)轉(zhuǎn)換器；中央處理器芯片4對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差小于預(yù)設(shè)的允許頻差，或者所得壓差小于預(yù)設(shè)的允許壓差時，中央處理器芯片4控制用戶顯示界面9上對應(yīng)頻差或者壓差的指示燈閃爍，表示對應(yīng)頻差或者壓差符合同期合閘條件；中央處理器芯片4計算發(fā)電機(jī)5與待并系統(tǒng)6電壓相角差后，將該相角差的數(shù)值實(shí)時地顯示在用戶顯示界面9上，同時將發(fā)電機(jī)電壓與待并系統(tǒng)電壓波形繪制在用戶顯示界面9 上；中央處理器芯片4以人工手動或自動的方式通過勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，來改變得到的發(fā)電機(jī)電壓，在達(dá)到同期合閘條件時，手動或自動發(fā)送合閘命令給驅(qū)動電路11 ；驅(qū)動電路11在接到合閘命令后驅(qū)動并列斷路器12合閘。設(shè)并列斷路器12兩側(cè)電壓分別為Ue和Ux ；并列斷路器12主觸頭閉合瞬間所出現(xiàn)的沖擊電流值以及進(jìn)入同步運(yùn)行的暫態(tài)過程，決定于合閘時的脈動電壓值Us和滑差角頻率 ω3θ因此，準(zhǔn)同期并列主要是對脈動電壓Us和滑差角頻率進(jìn)行檢測和控制，并選擇合適的時間發(fā)出合閘信號，使合閘瞬間的Us值在允許值以內(nèi)。檢測的信息取自并列斷路器兩側(cè)的電壓，而且主要是對Us進(jìn)行檢測并提取信息。
請參閱圖2，首先進(jìn)行當(dāng)前相角差δ e計算，以了解當(dāng)前并列點(diǎn)間脈沖電壓Us的狀況，\是否處于η 區(qū)間？因?yàn)楹愣ㄔ角皶r間—般限定在兩向量間相角差逐漸減小區(qū)段。因此，如果\的值是在0 π之間，則是相角差δε逐漸增大區(qū)間，就可以不必恒定越前時間、最佳導(dǎo)前相角δ YJ計算。如果是在π 之間，那么要設(shè)法捕捉最佳導(dǎo)前相角時發(fā)出合閘指令。 如果|Οπ-δ》-δγτ|彡ε成立，則發(fā)出合閘指令。如果差值大于ε，則計算預(yù)測合閘時間差Δ、，如果大于下一個計算點(diǎn)的間隔，則返回，待下一個計算點(diǎn)重新計算。如果Δ、小于或等于下一計算點(diǎn)時間，那么就延遲△、，發(fā)出并列合閘指令。本發(fā)明具有多種準(zhǔn)同期并列方式，如下(1)手動準(zhǔn)同期方式調(diào)速控制模塊7和勵磁控制模塊8由人工手動操作進(jìn)行控制，并由人工手動發(fā)出合閘命令給驅(qū)動電路11，控制并列斷路器12進(jìn)行合閘。在所述的手動準(zhǔn)同期方式下，中央處理器芯片4根據(jù)由用戶控制界面10所采集到的手動操作數(shù)據(jù)信息，分別對調(diào)速控制模塊7進(jìn)行增速/減速控制，對勵磁控制模塊8進(jìn)行增勵/減勵控制，當(dāng)操作人員由用戶顯示界面9上觀測到指示燈狀態(tài)、相角差以及電壓波形滿足同期合閘條件時，由人工通過用戶控制界面10手動撥下開關(guān)，使得中央處理器芯片4 發(fā)出合閘命令給驅(qū)動電路11，驅(qū)動并列斷路器12進(jìn)行合閘。( 半自動準(zhǔn)同期方式調(diào)速控制模塊7和勵磁控制模塊8由中央處理器芯片4直接進(jìn)行控制，并由人工手動通過用戶控制界面10發(fā)出合閘命令給驅(qū)動電路11，控制并列斷路器12進(jìn)行合閘。在所述的半自動準(zhǔn)同期方式下，中央處理器芯片4對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差大于預(yù)設(shè)的允許頻差，或者所得壓差大于預(yù)設(shè)的允許壓差時，中央處理器芯片4發(fā)出控制命令給勵磁控制模塊8和調(diào)速控制模塊7，使得勵磁控制模塊8和調(diào)速控制模塊7控制發(fā)電機(jī)5的各相應(yīng)部分，從而改變發(fā)電機(jī)5的電壓，以達(dá)到同期條件。當(dāng)人工觀測到用戶顯示界面9上的指示燈狀態(tài)以及相角差數(shù)值滿足同期合間條件時后，由人工通過用戶控制界面10手動撥下開關(guān)，使得中央處理器芯片4發(fā)出合閘命令給驅(qū)動電路11，驅(qū)動并列斷路器12，進(jìn)行合閘。C3)全自動準(zhǔn)同期方式中央處理器芯片4通過調(diào)速控制模塊7和勵磁控制模塊8 控制發(fā)電機(jī)5，并由中央處理器芯片4提前恒定越前時間自動發(fā)出合閘命令給驅(qū)動電路11， 控制并列斷路器12進(jìn)行合閘。在所述的全自動準(zhǔn)同期方式下，中央處理器芯片4對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差大于預(yù)設(shè)的允許頻差，或者所得壓差大于預(yù)設(shè)的允許壓差時，中央處理器芯片4發(fā)出控制命令給勵磁控制模塊8和調(diào)速控制模塊7，使得勵磁控制模塊8和調(diào)速控制模塊7控制發(fā)電機(jī)5的各相應(yīng)部分，從而調(diào)節(jié)發(fā)電機(jī)電壓，當(dāng)中央處理器芯片4自動檢測到所述發(fā)電機(jī)電壓與待并系統(tǒng)電壓作差比較后所得頻差小于或等于預(yù)設(shè)的允許頻差，并且所得壓差小于或等于預(yù)設(shè)的允許壓差時，由中央處理器芯片4提前一恒定越前時間自動發(fā)出合閘命令給驅(qū)動電路11，控制并列斷路器12進(jìn)行合閘。所述恒定越前時間是根據(jù)自動裝置合閘信號輸出回路的動作時間以及并列斷路器的合閘時間確定的，且由下述公式給定tYJ=tc+tQF
式中t。指自動裝置合閘信號輸出回路的動作時間；Tqf指并列斷路器的合閘時間。上述的待并系統(tǒng)6指無窮大系統(tǒng)或者其他動態(tài)模擬系統(tǒng)，所述的其他動態(tài)模擬系統(tǒng)是指除本發(fā)明的同期控制系統(tǒng)所處的動態(tài)模擬系統(tǒng)之外的動態(tài)模擬系統(tǒng)。綜上所述，本發(fā)明通過并列斷路器的合閘操作實(shí)現(xiàn)發(fā)電機(jī)與無窮大系統(tǒng)或者其他動態(tài)模擬系統(tǒng)的同期并列，并且具有多種同期方式；在全自動同期控制方式中，本發(fā)明在發(fā)電機(jī)電壓與待并系統(tǒng)電壓作差電壓過零點(diǎn)之前，提前一個預(yù)設(shè)的恒定越前時間發(fā)送合閘命令，將并列斷路器的合閘時間以及電路的反應(yīng)時間納入了過程中，提高了準(zhǔn)確度及可靠性， 這樣使得沖擊電流很小，其瞬時最大值一般不超過1-2倍的額定電流，符合發(fā)電機(jī)并網(wǎng)要求；在半自動同期控制方式中，由中央處理器芯片進(jìn)行同期追蹤，人工手動控制并列斷路器合閘，可以觀測到不同追蹤時間下的沖擊電流變化，可對同期的速度及效果進(jìn)行觀測；在手動同期控制方式中，由人工手動控制調(diào)速控制模塊和勵磁控制模塊，動態(tài)模擬實(shí)驗(yàn)中，可以觀測到在不同壓差以及頻差下強(qiáng)制發(fā)電機(jī)并網(wǎng)，對其和待并系統(tǒng)的沖擊電流的變化，及帶來的影響。同時，在全自動同期控制方式下，本發(fā)明實(shí)現(xiàn)同期并列后，發(fā)電機(jī)能迅速進(jìn)入同步運(yùn)行狀態(tài)，暫態(tài)過程短，從而對待并系統(tǒng)的擾動也小。以上實(shí)施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇，應(yīng)由各權(quán)利要求所限定。
8
權(quán)利要求
1.一種用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，分別連接發(fā)電機(jī)、勵磁控制模塊、調(diào)速控制模塊和并列斷路器，通過對所述并列斷路器的合閘操作實(shí)現(xiàn)所述發(fā)電機(jī)與一待并系統(tǒng)的準(zhǔn)同期并列；所述發(fā)電機(jī)分別連接所述勵磁控制模塊和調(diào)速控制模塊，并通過所述并列斷路器與待并系統(tǒng)相連，其特征在于，所述發(fā)電機(jī)同期控制系統(tǒng)包括依次連接的電壓互感器、儀表放大器、A/D轉(zhuǎn)換器和中央處理器芯片，以及連接所述中央處理器芯片和并列斷路器的驅(qū)動電路，其中所述電壓互感器采集發(fā)電機(jī)電壓和待并系統(tǒng)電壓，并依次經(jīng)所述儀表放大器和A/D轉(zhuǎn)換器轉(zhuǎn)化后傳輸給所述中央處理器芯片；所述中央處理器芯片分別連接所述勵磁控制模塊和調(diào)速控制模塊，并手動或自動通過勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，調(diào)節(jié)發(fā)電機(jī)電壓，在達(dá)到同期合間條件時，手動或自動發(fā)送合間命令給所述驅(qū)動電路；所述驅(qū)動電路在接到合閘命令后驅(qū)動所述并列斷路器合閘。
2.根據(jù)權(quán)利要求1所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述發(fā)電機(jī)同期控制系統(tǒng)還包括連接所述中央處理器芯片的用戶顯示界面，所述中央處理器芯片對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差小于預(yù)設(shè)的允許頻差，或者所得壓差小于預(yù)設(shè)的允許壓差時，所述中央處理器芯片控制所述用戶顯示界面上對應(yīng)指示燈常亮，表示對應(yīng)頻差或者壓差符合同期合間條件，否則對應(yīng)指示燈閃爍；所述中央處理器芯片計算發(fā)電機(jī)電壓與待并系統(tǒng)電壓的相角差，并將其數(shù)值實(shí)時地顯示在用戶顯示界面上，并將發(fā)電機(jī)電壓與待并系統(tǒng)電壓波形繪制在用戶顯示界面上。
3.根據(jù)權(quán)利要求2所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述發(fā)電機(jī)同期控制系統(tǒng)還包括連接所述中央處理器芯片的用戶控制界面，所述中央處理器芯片由操作人員通過所述用戶控制界面手動操作，控制所述的調(diào)速控制模塊和勵磁控制模塊，當(dāng)人工觀測到所述用戶顯示界面上指示燈狀態(tài)、相角差以及電壓波形滿足同期合閘條件時，通過所述用戶控制界面手動發(fā)出合閘命令。
4.根據(jù)權(quán)利要求2所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述發(fā)電機(jī)同期控制系統(tǒng)還包括連接所述中央處理器芯片的用戶控制界面，所述的中央處理器芯片對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差大于預(yù)設(shè)的允許頻差，或者所得壓差大于預(yù)設(shè)的允許壓差時，通過所述勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，來調(diào)節(jié)發(fā)電機(jī)電壓，當(dāng)人工觀測到所述用戶顯示界面上指示燈狀態(tài)、相角差以及電壓波形滿足同期合間條件時，通過所述用戶控制界面手動發(fā)出合間命令。
5.根據(jù)權(quán)利要求1所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述中央處理器芯片對接收的發(fā)電機(jī)電壓和待并系統(tǒng)電壓進(jìn)行作差比較，當(dāng)所得頻差大于預(yù)設(shè)的允許頻差，或者所得壓差大于預(yù)設(shè)的允許壓差時，通過所述勵磁控制模塊和調(diào)速控制模塊控制發(fā)電機(jī)，來調(diào)節(jié)發(fā)電機(jī)電壓，當(dāng)所述中央處理器芯片自動檢測到發(fā)電機(jī)電壓與待并系統(tǒng)電壓在電壓、頻率、相角上滿足同期合閘條件時，提前一恒定越前時間自動發(fā)出合閘命令。
6.根據(jù)權(quán)利要求5所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述恒定越前時間是自動裝置合閘信號輸出回路的動作時間以及并列斷路器的合閘時間之和。
7.根據(jù)權(quán)利要求5所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述的同期合閘條件指所述發(fā)電機(jī)電壓與待并系統(tǒng)電壓作差比較后所得頻差小于或等于預(yù)設(shè)的允許頻差，并且所得壓差小于或等于預(yù)設(shè)的允許壓差。
8.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，其特征在于，所述待并系統(tǒng)指無窮大系統(tǒng)或者其他動態(tài)模擬系統(tǒng)。
全文摘要
本發(fā)明公開了一種用于動態(tài)模擬實(shí)驗(yàn)的發(fā)電機(jī)同期控制系統(tǒng)，分別連接發(fā)電機(jī)、調(diào)速控制模塊、勵磁控制模塊和并列斷路器，通過對并列斷路器的合閘操作實(shí)現(xiàn)所述發(fā)電機(jī)與一待并系統(tǒng)的準(zhǔn)同期并列，所述發(fā)電機(jī)同期控制系統(tǒng)包括依次連接的電壓互感器、儀表放大器、A/D轉(zhuǎn)換器、中央處理器芯片和驅(qū)動電路。本發(fā)明可通過手動準(zhǔn)同期控制模式、半自動準(zhǔn)同期控制模式以及全自動準(zhǔn)同期控制模式來實(shí)現(xiàn)發(fā)電機(jī)與待并系統(tǒng)的準(zhǔn)同期并列，可以動態(tài)模擬手動準(zhǔn)同期和自動快速同期，并可以觀測到不同同期并列時間下的沖擊電流變化，以及在不滿足同期條件下強(qiáng)制同期對并列系統(tǒng)的影響。
文檔編號H02J3/42GK102522779SQ201110415790
公開日2012年6月27日 申請日期2011年12月14日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者何偉, 余志文, 庒駿鵬, 張延遲, 房新雨, 艾芊, 蔣傳文, 解大 申請人:上海信元瑞電氣有限公司