專利名稱：H橋馬達驅動器及電機設備的制作方法
技術領域：
本發(fā)明涉及模擬集成電路領域，更具體地，涉及一種H橋馬達驅動器及電機設備。
背景技術：
馬達驅動集成電路廣泛應用于家用電器、計算機、軍事電子、工業(yè)控制等領域，其中高效率、低成本、高性能是其技術發(fā)展趨勢，目前，馬達驅動集成電路多采用雙極(Bipolar)集成電路技術，以實現大輸出電流，但是基于Bipolar工藝所實現的馬達驅動集成電路的效率比較低，直接導致電路自身的發(fā)熱量很大，所以在封裝的時候必須引入散熱片以維持一定的溫度，增加了成本。此外，由于Bipolar工藝的結壓降等原因，所實現的馬達驅動集成電路不能工作在低電源電壓條件下，限制了性能及應用領域。因此，現有技術中，存在馬達驅動集成電路發(fā)熱量大，成本高的問題，而對于該問題，目前尚未提出有效解決方案。

發(fā)明內容
本發(fā)明公開一種H橋馬達驅動器及電機設備，用于解決現有技術中存在馬達驅動集成電路發(fā)熱量大，成本高的問題。為實現上述目的，根據本發(fā)明的一個方面，提供一種H橋馬達驅動器，并采用以下技術方案H橋馬達驅動器包括控制電路，連接輸入信號，用于對所述輸入信號進行緩沖，使得所述輸入信號經所述控制電路后轉換成第一驅動信號與第二驅動信號；第一驅動電路，連接所述控制電路，用于接收所述第一驅動信號，并對所述第一驅動信號進行邏輯轉換，使得所述第一驅動信號經所述第一驅動電路后輸出第一信號與第二信號，其中所述第一信號與所述第二信號邏輯相反；第二驅動電路，連接所述控制電路，用于接收所述第二驅動信號，并對所述第二驅動信號進行邏輯轉換，使得所述第二驅動信號經所述第二驅動電路后輸出第三信號與第四信號，其中所述第三信號與所述第四信號邏輯相反，并且所述第一信號與所述第三信號邏輯相同；H橋驅動電路，包括第一 PMOS管，柵極連接所述第一驅動電路輸出的所述第一信號，源極連接電源端，漏極連接第一輸出端；第一 NMOS管，柵極連接所述第一驅動電路輸出的所述第二信號，源極接地，漏極連接所述第一輸出端；第二PMOS管，柵極連接所述第二驅動電路輸出的所述第三信號，源極連接所述電源端，漏極連接第二輸出端；第二 NMOS管，柵極連接所述第二驅動電路輸出的所述第四信號，源極接地，漏極連接所述第二輸出端。進一步地，所述控制電路、所述第一驅動電路、所述第二驅動電路與所述H橋驅動電路封裝在一個集成電路中。進一步地，所述第一驅動電路包括第一控制單元，連接所述控制電路，用于將接收到的所述第一驅動信號進行邏輯轉換，得到與所述第一驅動信號邏輯相反的第一驅動子信號；第二控制單元，連接所述第一控制單元，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第一信號；第三控制單元，連接所述第一控制單元，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第二信號。進一步地，所述第一控制單元為非門。進一步地，所述第二控制單元為與門。
進一步地，所述第三控制單元為非門。進一步地，所述第一場效應管、所述第二場效應管、所述第三場效應管以及所述第四場效應管均采用環(huán)柵結構的晶體管。根據本發(fā)明的另外一個方面，提供一種電機設備，并采用以下技術方案電機設備包括上述的H橋馬達驅動器。本發(fā)明基于CMOS集成電路工藝，把控制電路驅動電路級H橋輸出電路集成在一個集成電路中，實現了一種高性能CMOS H橋馬達驅動器，芯片可以工作在2V 5V較寬的電源范圍內工作，且在版圖上采用了環(huán)柵結構的晶體管，導通電阻較小，功耗低，工藝兼容性好，成本低，更好的滿足了馬達驅動集成電路設計產業(yè)化生產的需要。除了上面所描述的目的、特征和優(yōu)點之外，本發(fā)明還有其它的目的、特征和優(yōu)點。下面將參照圖，對本發(fā)明作進一步詳細的說明。


附圖用來提供對本發(fā)明的進一步理解，構成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中圖1表示本發(fā)明實施例1的H橋馬達驅動器的電路結構示意圖；圖2表示本發(fā)明實施例2的H橋馬達驅動器的電路結構示意圖。
具體實施例方式以下結合附圖對本發(fā)明的實施例進行詳細說明，但是本發(fā)明可以由權利要求限定和覆蓋的多種不同方式實施。圖1表示本發(fā)明實施例1的H橋馬達驅動器的電路結構示意圖。參見圖1所示，H橋馬達驅動器包括控制電路10、第一驅動電路1、第二驅動電路2和H橋電路?？刂齐娐?0是將輸入信號INA和INB經過緩沖后轉換成驅動1和驅動2的控制信號。第一驅動電路1，連接所述控制電路10，用于接收所述第一驅動信號，并對所述第一驅動信號進行邏輯轉換，使得所述第一驅動信號經所述第一驅動電路1后輸出第一信號CTRl與第二信號CTR2，其中所述第一信號CTRl與所述第二信號CTR2邏輯相反；第二驅動電路2，連接所述控制電路10，用于接收所述第二驅動信號，并對所述第二驅動信號進行邏輯轉換，使得所述第二驅動信號經所述第二驅動電路2后輸出第三信號CTR3與第四信號CTR4，其中所述第三信號CTR3與所述第四信號CTR4邏輯相反，并且所述第一信號CTRl與所述第三信號CTR3邏輯相同；H橋驅動電路，包括PMl，柵極連接所述第一驅動電路1輸出的所述第一信號CTR1，源極連接電源端VDD，漏極連接第一輸出端OUTl ；匪1，柵極連接所述第一驅動電路輸出的所述第二信號CTR2，源極接地，漏極連接所述第一輸出端OUTl ；PM2,柵極連接所述第二驅動電路2輸出的所述第三信號CTR3，源極連接所述電源端VDD，漏極連接第二輸出端0UT2 ；匪2，柵極連接所述第二驅動電路2輸出的所述第四信號CTR4，源極接地，漏極連接所述第二輸出端0UT2。在本實施例的上述技術方案中，控制電路10緩沖的主要目的是把輸入的邏輯控制信號轉換成H橋驅動電路的控制信號，增加驅動能力，第一驅動電路1是將控制電路10產生的驅動信號進行邏輯轉換，產生CTRl和CTR2，并保證PMl和匪1不同時導通，并有足夠的電流能力驅動PMl和NMl使其具有較小的導通電阻，減小系統(tǒng)延時，以降低功耗。第二驅動電路2是將控制電路10產生的驅動信號進行邏輯轉換，產生CTR3和CTR4，保證PM2和匪2不同時導通，并有足夠的電流能力驅動PM2和匪2使其具有較小的導通電阻，減小系統(tǒng)延時，以降低功耗。H橋電路的PMl的柵極接CTR1，源極接電源，漏極接輸出OUTl及第三場效應管匪1的漏極；PM2的柵極接CTR4，源極接電源，漏極接輸出0UT2和第四場效應管匪2的漏極；第三場效應管匪1的柵極接CTR2，源極接地；第四場效應管匪2柵極接CTR3，源極接地。工作時，需滿足PMl和匪2同時導通，此時PM2和匪1關斷；或者PM2和NMl同時導通，此時PMl和NM2關斷。圖2表示本發(fā)明實施例2的H橋馬達驅動器的電路結構示意圖。參見圖2所示，第一驅動電路1包括第一非門INV1，連接控制電路10，用于將接收到的所述第一驅動信號進行邏輯轉換，得到與所述第一驅動信號邏輯相反的第一驅動子信號；與門NAND1，連接第一非門INV1，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第一信號CTRl ；第三非門INV3連接第一非門INV1，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第二信號CTR2。相應的，第二控制電路2包括第二非門INV2，連接控制電路10，用于將接收到的所述第一驅動信號進行邏輯轉換，得到與所述第一驅動信號邏輯相反的第一驅動子信號；第二與門NAND2，連接第二非門INV2，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第一信號CTR4 ；第四非門INV4連接第二非門INV2，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第二信號CTR4。在本實施例的上述技術方案中，通過第一驅動電路1與第二驅動電路2對控制電路10產生的驅動信號進行邏輯轉換，產生CTR1、CTR2、CTR3和CTR4，保證PM2和匪2不同時導通，PMl與匪2同時被導通，匪1與PM2同時被通道，并有足夠的電流能力驅動PM2和NM2使其具有較小的導通電阻，減小系統(tǒng)延時，以降低功耗。優(yōu)選地，控制電路、所述第一驅動電路、所述第二驅動電路與所述H橋驅動電路封裝在一個集成電路中。優(yōu)選地，所述第一場效應管、所述第二場效應管、所述第三場效應管以及所述第四場效應管均采用環(huán)柵結構的晶體管。本發(fā)明公開的電機設備(圖中未示)包括上述的H橋馬達驅動器。通過本發(fā)明的由于采用了 CMOS工藝，使得H橋具有較低的導通電阻和快速開關響應，大大降低了成本，功耗低，本芯片的驅動MOS管的版圖設計采用了環(huán)柵結構，實現了單位面積下的最長寬長比(W/L)，從而有效縮小整個驅動器的芯片面積，提出了一條功率集成的新途徑。
權利要求
1.一種H橋馬達驅動器，其特征在于，包括控制電路，連接輸入信號，用于對所述輸入信號進行緩沖，使得所述輸入信號經所述控制電路后轉換成的第一驅動信號與第二驅動信號；第一驅動電路，連接所述控制電路，用于接收所述第一驅動信號，并對所述第一驅動信號進行邏輯轉換，使得所述第一驅動信號經所述第一驅動電路后輸出第一信號與第二信號，其中所述第一信號與所述第二信號邏輯相反；第二驅動電路，連接所述控制電路，用于接收所述第二驅動信號，并對所述第二驅動信號進行邏輯轉換，使得所述第二驅動信號經所述第二驅動電路后輸出第三信號與第四信號，其中所述第三信號與所述第四信號邏輯相反，并且所述第一信號與所述第三信號邏輯相同；H橋驅動電路，包括第一 PMOS管，柵極連接所述第一驅動電路輸出的所述第一信號(CTRl)，源極連接電源端，漏極連接第一輸出端；第一 NMOS管，柵極連接所述第一驅動電路輸出的所述第二信號(CTR2)，源極接地，漏極連接所述第一輸出端；第二 PMOS管，柵極連接所述第二驅動電路輸出的所述第三信號，源極連接所述電源端，漏極連接第二輸出端；第二 NMOS管，柵極連接所述第二驅動電路輸出的所述第四信號，源極接地，漏極連接所述第二輸出端。
2.如權利要求1所述的H橋馬達驅動器，其特征在于，所述控制電路、所述第一驅動電路、所述第二驅動電路與所述H橋驅動電路封裝在一個集成電路中。
3.如權利要求1或2所述的H橋馬達驅動器，其特征在于，所述第一驅動電路包括第一控制單元，連接所述控制電路，用于將接收到的所述第一驅動信號進行邏輯轉換，得到與所述第一驅動信號邏輯相反的第一驅動子信號；第二控制單元，連接所述第一控制單元，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第一信號；第三控制單元，連接所述第一控制單元，用于對所述第一驅動子信號進行邏輯轉換，得到并輸出所述第二信號。
4.如權利要求3所述的H橋馬達驅動器，其特征在于，所述第一控制單元為非門。
5.如權利要求3或4所述的H橋馬達驅動器，其特征在于，所述第二控制單元為與門。
6.如權利要求5所述的H橋馬達驅動器，其特征在于，所述第三控制單元為非門。
7.如權利要求1所述的H橋馬達驅動器，其特征在于，所述第一場效應管、所述第二場效應管、所述第三場效應管以及所述第四場效應管均采用環(huán)柵結構的晶體管。
8.一種電機設備，其特征在于，包括權利要求6或7所述的H橋馬達驅動器。
全文摘要
本發(fā)明提供一種H橋馬達驅動器及電機設備，該H橋馬達驅動器包括控制電路、驅動電路與H橋驅動電路，其中，H橋驅動電路，包括第一PMOS管，柵極連接第一驅動電路輸出的第一信號，源極連接電源端，漏極連接第一輸出端；第一NMOS管，柵極連接第一驅動電路輸出的第二信號，源極接地，漏極連接第一輸出端；第二PMOS管，柵極連接第二驅動電路輸出的第三信號，源極連接電源端，漏極連接第二輸出端；第二NMOS管，柵極連接第二驅動電路輸出的第四信號，源極接地，漏極連接第二輸出端。本發(fā)明的有益效果為基于CMOS集成電路工藝，把控制電路驅動電路及H橋輸出電路集成在一個集成電路中，成本低，效果好。
文檔編號H02P27/08GK102570970SQ20121001546
公開日2012年7月11日 申請日期2012年1月18日 優(yōu)先權日2012年1月18日
發(fā)明者朱樟明, 胡俊勇 申請人:成都啟臣微電子有限公司