專利名稱：過充電防止電路和半導體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用發(fā)電單元的發(fā)電電力對蓄電單元進行充電、并使用發(fā)電電力或蓄 電電力對驅(qū)動電路進行驅(qū)動的半導體裝置，更具體地講，本發(fā)明涉及防止蓄電單元的過充 電的過充電防止電路。
背景技術(shù)：
圖3是示出具備以往的過充電防止電路的半導體裝置的電路圖。該半導體裝置具 備作為發(fā)電單元的太陽能電池31、作為蓄電單元的二次電池32、作為逆流防止電路的二 極管33、過充電檢測電路34、作為過充電防止開關(guān)的NMOS晶體管35。
太陽能電池31的負極端子與低電位側(cè)電源VSS連接，太陽能電池31的正極端子 與發(fā)電電源VSOL接統(tǒng)。二次電池32的負極端子與低電位側(cè)電源VSS連接，二次電池32的 正極端子與蓄電電源VBAT連接。二極管33的陽極端子與發(fā)電電源VSOL連接，陰極端子與 蓄電電源VBAT連接。過充電檢測電路34在蓄電電源VBAT的電壓與低電位側(cè)電源VSS之 間驅(qū)動，在蓄電電源VBAT為預定電壓VLIM以上時，輸出節(jié)點VDET輸出高(VBAT)電平，在 低于預定電壓VLIM時，輸出節(jié)點VDET輸出低(VSS)電平。NMOS晶體管35的漏極端子與發(fā) 電電源VSOL連接，源極端子以及背柵端子與低電位側(cè)電源VSS連接，柵極端子與過充電檢 測電路34的輸出端子連接。
接下來，對具備以往的過充電防止電路的半導體裝置的動作進行說明。圖4是示 出具備以往的過充電防止電路的半導體裝置的動作說明圖。設二極管33的正向電壓為VF。
t0 tl的期間表示太陽能電池31未發(fā)電或者太陽能電池31的發(fā)電量較少的時 間，VSOL < VBAT + VF的關(guān)系成立。此時，二極管33逆向偏置，不會從蓄電電源VBAT向發(fā) 電電源VSOL流過逆向電流(非充電狀態(tài))。
tl t2的期間表不太陽能電池31的發(fā)電量較多，發(fā)電電源VSOL的電壓充分上升 的時間，VSOL > VBAT + VF的關(guān)系成立。此時，二極管33正向偏置，進行從發(fā)電電源VSOL 對蓄電電源VBAT的充電(充電狀態(tài))。
t2以后的期間表示蓄電電源VBAT超過預定電壓VUM的時間，過充電檢測電路34 的輸出VDET成為高電平(VBAT)，NMOS晶體管35導通(過充電狀態(tài))。此時，太陽能電池 31的發(fā)電電流經(jīng)由NMOS晶體管35向VSS放電，蓄電電源VBAT的電壓幾乎與VSS相等。
在該狀態(tài)下，無論太陽能電池31有無發(fā)電，由于VBAT VSS，所以存在無法檢測太 陽能電池的發(fā)電而無法進行明暗判定的問題。
作為鑒于該問題點而完成的發(fā)明，公知有日本特開2002-10518，圖5示出其概略圖。
圖5所示的具備以往的過充電防止電路的半導體裝置具有作為發(fā)電單元的太陽 能電池51、作為蓄電單元的二次電池52、作為逆流防止電路的二極管53、過充電檢測電路 54、作為過充電防止開關(guān)的NMOS晶體管55、基準電壓產(chǎn)生電路56、比較電路57。太陽能電 池51的負極端子與低電位側(cè)電源VSS連續(xù)，太陽能電池51的正極端子與發(fā)電電源VSOL連接。二次電池52的負極端子與低電位側(cè)電源VSS連接，二次電池52的正極端子與蓄電電 源VBAT連接。
二極管53的陽極端子與發(fā)電電源VSOL連接，陰極端子與蓄電電源VBAT連接。過 充電檢測電路54在蓄電電源VBAT的電壓和低電位側(cè)電源VSS之間驅(qū)動，在蓄電電源VBAT 為預定電壓VLIM以上時，輸出節(jié)點VDET輸出高電平(VBAT)，在低于預定電壓VLIM時，輸出 節(jié)點VDET輸出低(VSS)電平。NMOS晶體管55的漏極端子與發(fā)電電源VSOL連接，源極端子 以及背柵端子與低電位側(cè)電源VSS連接，柵極端子與比較電路的輸出節(jié)點VGN連接。基準 電壓產(chǎn)生電路56在蓄電電源VBAT的電壓和低電位側(cè)電源VSS之間驅(qū)動，輸出恒壓VREF。 比較電路57在蓄電電源VBAT的電壓和低電位側(cè)電源VSS之間驅(qū)動。比較電路57的同相 輸入端子與發(fā)電電源VSOL連接，反相輸入端子與基準電壓產(chǎn)生電路56的輸出節(jié)點VREF連 接，比較電路57的輸出節(jié)點VGN在VSOL > VREF時輸出高電平(VBAT)，在VSOL < VREF時 輸出低電平(VSS)。比較電路57的使能端子(enable)與過充電檢測電路54的輸出VDET 連接，比較電路57在VDET為高電平時處于動作狀態(tài)，在VDET為低電平時處于非動作狀態(tài)。
接著，對圖5所示的具備以往的過充電防止電路的半導體裝置的動作進行說明。
圖6是具備以往的過充電防止電路的半導體裝置的動作說明圖。二極管53的正 向電壓為VF。
t0 tl期間的非充電狀態(tài)以及tl t2期間的充電狀態(tài)中的動作與圖4相同。
t2以后的期間表示蓄電電源VBAT超過預定電壓VUM的時間，過充電檢測電路54 的輸出VDET成為高電平(VBAT)，比較電路57處于動作狀態(tài)(過充電狀態(tài))。通過比較電 路57和NMOS晶體管55的負反饋動作，發(fā)電電源VSOL的電壓變得與電壓VREF相等。
此時，太陽能電池51根據(jù)發(fā)電量，能夠輸出從電壓VSS到電壓VREF的電壓，能夠 容易地進行明暗判定。
專利文獻1:日本特開2002 - 10518號公報
但是，在圖5所示的具備過充電防止電路的半導體裝置中，相對于圖3所示的具備 過充電防止電路的半導體裝置，為了增加鉗位功能，另外需要基準電壓產(chǎn)生電路56和比較 電路57，所以存在構(gòu)成電路的元件數(shù)量增多而芯片面積增大的問題。
此外，基準電壓產(chǎn)生電路56和比較電路57在蓄電電源VBAT的電壓和低電位側(cè)電 源VSS之間驅(qū)動，存在好不容易充電的蓄電電源VBAT的電力被基準電壓產(chǎn)生電路56和比 較電路57消耗的問題。發(fā)明內(nèi)容
本發(fā)明是鑒于這些問題點而完成的，其提供一種具備過充電防止電路的半導體裝 置，該過充電防止電路將過充電狀態(tài)中的發(fā)電單元的電壓值鉗位在一定的電壓，且元件數(shù) 量較少，不會額外消耗電力。
為了解決以往的課題，本發(fā)明的具備過充電防止電路的半導體裝置采用以下結(jié) 構(gòu)。
本發(fā)明提供過充電防止電路和具備該過充電防止電路的半導體裝置，該過充電防 止電路的特征在于具備過充電檢測電路，其與蓄電單元的正極端子以及負極端子連接，檢 測蓄電單元的電壓；過充電防止晶體管，其柵極端子與過充電檢測電路的輸出端子連接，源極端子以及背柵端子與接地端子連接；鉗位晶體管，其柵極端子與蓄電單元的正極端子連 接，漏極端子與過充電防止晶體管的漏極端子連接，源極端子以及背柵端子與發(fā)電單元的 正極端子連接；。
根據(jù)本發(fā)明的過充電防止電路，能夠提供一種元件數(shù)較量少、不消耗額外電力的 具有鉗位功能的過充電防止電路、以及具備該過充電防止電路的半導體裝置。


圖1是示出具備本實施方式的過充電防止電路的半導體裝置的圖。
圖2是示出具備本實施方式的過充電防止電路的半導體裝置的動作的圖。
圖3是示出具備以往的過充電防止電路的半導體裝置的圖。
圖4是示出具備以往的過充電防止電路的半導體裝置的動作的圖。
圖5是示出具備以往的過充電防止電路的半導體裝置的另一例的圖。
圖6是示出具備以往的另一例的過充電防止電路的半導體裝置的動作的圖。
標號說明
11、31、51 太陽能電池；12、32、52 二次電池；13、33、53 二極管；14、34、54 過充電檢 測電路；15、35、55NM0S晶體管；16PM0S晶體管；56基準電壓產(chǎn)生電路；57比較電路。
具體實施方式
圖1是示出具備本實施方式的過充電防止電路的半導體裝置示的電路圖。
具備本實施方式的過充電防止電路的半導體裝置具有作為發(fā)電單元的太陽能電 池11、作為蓄電單元的二次電池12、作為逆流防止電路的二極管13、過充電檢測電路14、作 為過充電防止開關(guān)的NMOS晶體管15、作為鉗位晶體管的PMOS晶體管16。
太陽能電池11的負極端子與低電位側(cè)電源VSS連接，正極端子與發(fā)電電源VSOL 連接。二次電池12的負極端子與低電位側(cè)電源VSS連接，正極端子與蓄電電源VBAT連接。 二極管13的陽極端子與發(fā)電電源VSOL連接，陰極端子與蓄電電源VBAT連接。過充電檢測 電路14的輸入端子與蓄電電源VBAT以及低電位側(cè)電源VSS連接，輸出端子與NMOS晶體管 15的柵極端子連接。NMOS晶體管15的源極端子以及背柵端子與低電位側(cè)電源VSS連接， 柵極端子與過充電檢測電路14的輸出端子連接。PMOS晶體管16的柵極端子與蓄電電源 VBAT以及二極管13的陰極端子連接，源極端子以及背柵端子與發(fā)電電源VSOL以及二極管 13的陽極端子連接，漏極端子與NMOS晶體管15的漏極端子連接。
過充電檢測電路14在蓄電電源VBAT的電壓與低電位側(cè)電源VSS之間驅(qū)動，輸出 節(jié)點VDET在蓄電電源VBAT為預定電壓VLIM以上時輸出高電平(VBAT)，在低于預定電壓 VLIM時輸出低電平(VSS)。
接著，對具備本實施方式的過充電防止電路的半導體裝置的動作進行說明。圖2 是示出具備本實施方式的過充電防止電路的半導體裝置的動作說明圖。二極管13的正向 電壓為VF。
t0 tl的期間表示太陽能電池11未發(fā)電，或者太陽能電池11的發(fā)電量較少的時 候，VSOL < VBAT + VF的關(guān)系成立。此時，二極管13反向偏置，不會從蓄電電源VBAT向發(fā) 電電源VSOL流過逆向電流(非充電狀態(tài))。
tl t2的期間表不太陽能電池11的發(fā)電量較多、發(fā)電電源VSOL的電壓充分上升 的時間，VSOL > VBAT + VF的關(guān)系成立。此時，二極管13正向偏置，進行從發(fā)電電源VSOL 對蓄電電源VBAT的充電(充電狀態(tài))。
t2以后的期間表示蓄電電源VBAT超過預定電壓VUM的時間，過充電檢測電路14 的輸出VDET成為高電平(VBAT)，NMOS晶體管15導通(過充電狀態(tài))。此時，太陽能電池11 的發(fā)電電流經(jīng)由PMOS晶體管16和NMOS晶體管15向VSS放電。
但是，由于PMOS晶體管16的柵極端子被施加了電壓VBAT，所以在PMOS晶體管16 的柵極和源極之間的電壓差為VGSP時，PMOS晶體管16的源極端子即發(fā)電電源VSOL的電 壓被鉗位在由VCLA = VBAT + VGSP表示的電壓。
此時，太陽能電池11根據(jù)發(fā)電量，能夠輸出從電壓VSS到電壓VCLA的電壓，能夠 容易地進行明暗判定。此處，VGSP需要設定為滿足VGSP < VF的關(guān)系。
如上所述，根據(jù)本實施方式的過充電防止電路，由于僅增加一個鉗位晶體管,所以 可將芯片面積的増大限制在最小限度，能夠?qū)崿F(xiàn)不增加額外消耗電流的、過充電狀態(tài)中的 發(fā)電電壓的鉗位。
另外，在本實施方式的過充電防止電路中，通過使作為鉗位晶體管的PMOS晶體管 16的閾值電壓低于通常的晶體管，能夠在過充電狀態(tài)下更可靠地滿足VGSP < VF的關(guān)系。 因此，能夠提供具備更安全的過充電防止電路的半導體裝置。
此外，在具備本實施方式的過充電防止電路的半導體裝置中，使用作為發(fā)電單元 的太陽能電池、作為蓄電單元的二次電池、作為逆流防止電路的二極管進行了說明，但是并 不限于此。
此外，將接地電壓作為最低的電壓VSS進行了說明，但是將接地電壓作為最高的 電壓(例如VDD)、發(fā)電電源VSOL和蓄電電源VBAT輸出負電壓的情況也屬于本發(fā)明的范圍。
權(quán)利要求
1.一種過充電防止電路，其是半導體裝置中的防止蓄電單元的過充電的過充電防止電路，該半導體裝置將由發(fā)電單元進行充電的所述蓄電單元作為電源，該過充電防止電路的特征在于， 該過充電防止電路具備 過充電檢測電路，其與所述蓄電單元的正極端子以及負極端子連接，檢測所述蓄電單元的電壓； 過充電防止晶體管，其柵極端子與所述過充電檢測電路的輸出端子連接，源極端子以及背柵端子與接地端子連接；以及 鉗位晶體管，其柵極端子與所述蓄電單元的正極端子連接，漏極端子與所述過充電防止晶體管的漏極端子連接，源極端子以及背柵端子與所述發(fā)電單元的正極端子連接。
2.—種半導體裝置，其具備 發(fā)電單元； 蓄電單元； 逆流防止電路，其防止從所述蓄電單元向所述發(fā)電單元的逆流；以及 權(quán)利要求1所述的過充電防止電路。
全文摘要
提供過充電防止電路和半導體裝置。該過充電防止電路將過充電狀態(tài)中的發(fā)電單元的電壓值鉗位在一定的電壓，且元件數(shù)量較少，不會額外消耗電力。作為解決手段，設置鉗位晶體管，在檢測到過充電時，經(jīng)由鉗位晶體管和過充電防止開關(guān)使電流放電，由此將發(fā)電單元的電壓大致鉗位于蓄電單元的電壓，其中，鉗位晶體管的柵極與逆流防止二極管的陰極連接，源極與逆流防止二極管的陽極連接，漏極與過充電防止開關(guān)連接。
文檔編號H02J7/00GK103036266SQ20121035031
公開日2013年4月10日 申請日期2012年9月19日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者見谷真, 渡邊考太郎 申請人:精工電子有限公司