三相不一致時的戶外智能保護裝置及其投入方法
【專利摘要】本發(fā)明公開一種可安裝在斷路器上且其抗干擾性強、可靠性高、計時準(zhǔn)確在三相不一致時的戶外智能保護裝置及其投入方法。其包括機殼、輸入電路、輸出電路和主控電路，主控電路由微處理器和開關(guān)電路構(gòu)成，輸入電路以光電耦合方式接往微處理器的輸入端，微處理器的輸出端通過開關(guān)電路與輸出電路相接。本發(fā)明取代通過繼電器線圈形式接入的保護裝置，其不僅增強本裝置的抗干擾性和可靠性，而且延時時間，通過微處理器控制，采用高精度器件和算法，有效的保證了動作的準(zhǔn)確性，使延時精度穩(wěn)定控制在10ms以內(nèi)。延時時間可以通過包括顯示組件的人機對話界面預(yù)先設(shè)定，操作靈活，設(shè)置精度高達1ms。其滿足IEC61850數(shù)據(jù)接口協(xié)議標(biāo)準(zhǔn)。
【專利說明】三相不一致時的戶外智能保護裝置及其投入方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種三相不一致時，連接于戶外斷路器與非全相保護跳閘出口繼電器之間的保護裝置，特別涉及一種三相不一致時的戶外智能保護裝置及其投入方法。
【背景技術(shù)】
[0002]電力系統(tǒng)在運行時，由于各種原因，斷路器三相可能斷開一相或兩相，造成非全相運行。當(dāng)系統(tǒng)處于非全相運行狀態(tài)時，系統(tǒng)中出現(xiàn)的負序、零序等分量對電氣設(shè)備產(chǎn)生一定危害。甚至還可能使一些保護動作跳閘，誤斷開正常運行的線路。因此需要三相不一致保護裝置的存在，來避免電力本裝置中的非全相運行。另外，如果系統(tǒng)采用單重(即在線路上發(fā)生單相接地故障時，保護動作只跳開故障相的斷路器并單相重合閘)或綜重(即在線路發(fā)生單相接地故障時，采用單相重合閘方式，在發(fā)生相間短路時采用三相重合閘)方式，在等待重合期間，系統(tǒng)雖然處于非全相運行狀態(tài)。但是必須有一定時間的延時來保證重合閘的實現(xiàn)，從而避免一些瞬時性故障而造成停電。
[0003]目前存在的斷路器戶外三相不一致保護采用時間繼電器和中間繼電器組成，普遍具有時間精度不高，尤其在長期經(jīng)受戶外環(huán)境影響下，時間誤差加大會引起設(shè)備該動作的不動作，不該動作的動作，給用戶造成很大的困擾和損失；另外，原有的裝置沒有動作記錄存儲功能和通信功能，不利于遠方調(diào)度對相關(guān)數(shù)據(jù)的匯總、分析和進一步管理。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種可安裝在斷路器上且其抗干擾性強、可靠性高、計時準(zhǔn)確在三相不一致時的戶外智能保護裝置。
[0005]為了解決上述技術(shù)問·題，本發(fā)明采用的技術(shù)方案為:
[0006]本發(fā)明的三相不一致時的戶外智能保護裝置，包括機殼、可與三相斷路器相接的輸入電路、可與非全相保護跳閘出口繼電器相連的輸出電路和介于輸入電路與輸出電路之間控制輸出的主控電路，所述主控電路由微處理器和開關(guān)電路構(gòu)成，所述輸入電路以光電耦合方式接往微處理器的輸入端，微處理器的輸出端與所述開關(guān)電路的輸入端相接，所述開關(guān)電路的輸出端與輸出電路相接，在機殼上還設(shè)有與微處理器相連接的顯示組件和可以滿足IEC81650傳輸協(xié)議的網(wǎng)絡(luò)接口。
[0007]所述輸入電路包括光電耦合器和至少一組與光電耦合器輸入端相連的隔離分壓電路，隔離分壓電路包括串聯(lián)相接的分壓限流電阻、二極管和磁珠，光電耦合器的輸出端與微處理器的輸入端相接。
[0008]所述分壓限流電阻由串接在光電耦合器輸入端光電二極管兩端的第十二電阻、第十三電阻與第十一電阻并聯(lián)構(gòu)成，所述光電耦合器可以是型號為HCPL2731、SFH619A、TLP627或PS2502L等的光耦器件。
[0009]所述開關(guān)電路包括至少三組連接在微處理器輸出端的開關(guān)管支路和光耦繼電驅(qū)動器，開關(guān)管支路中功率管的柵極通過第三十一電阻接于微處理器的輸出端，功率管的源極接地，其漏極通過第三十三電阻接于光耦繼電驅(qū)動器的輸入端中光電二極管的負極，該光電二極管的正極接工作電壓，在功率管的柵極與源極之間還設(shè)有偏置電阻。
[0010]所述輸出電路由中間繼電器構(gòu)成，中間繼電器的控制端與光耦繼電驅(qū)動器的輸出相接，其輸出端與所述的非全相保護跳閘出口繼電器相接。
[0011]所述微處理器采用型號為MiCix)2440的嵌入式工業(yè)級ARM處理器，所述網(wǎng)絡(luò)接口采用與型號為DM9000的以太網(wǎng)控制模塊適配的接口。
[0012]本發(fā)明的三相不一致時的戶外智能保護裝置的投入方法，包括本發(fā)明所述的三相不一致時的戶外智能保護裝置，其投入判斷方法如下:
[0013]當(dāng)微處理器輸入端處于高電平空閑態(tài)時:
[0014]若微處理器輸入端接收到低電平信號，則令微處理器輸入端轉(zhuǎn)為下跳沿狀態(tài)；否貝U，令微處理器輸入端仍保持為高電平空閑態(tài)并令輸入低電平計時器清零，同時，微處理器不輸出令輸出電路中的繼電器動作的信號。
[0015]當(dāng)微處理器輸入端為下跳沿狀態(tài)時:
[0016]I)若微處理器輸入端接收到的低電平為持續(xù)信號時,則令微處理器對輸入低電平持續(xù)時間和輸出延時開始計時，否則令微處理器輸入端轉(zhuǎn)為上跳沿狀態(tài)；
[0017]2)當(dāng)微處理器對持續(xù)時間和輸出延時開始計時，若輸入低電平持續(xù)時間大于33ms，則令微處理器輸入端轉(zhuǎn)為低電平有效，否則，微處理器輸入端仍保持為下跳沿狀態(tài)。
[0018]當(dāng)微處理器輸入端處于低電平有效時:
[0019]I)微處理器的輸入端若依舊接收到的是持續(xù)的低電平信號，則令微處理器對輸入低電平持續(xù)時間和輸出延時繼續(xù)計時，否則令微處理器輸入端轉(zhuǎn)為上跳沿狀態(tài)；
[0020]2)微處理器對輸入低電平持續(xù)時間和輸出延時繼續(xù)計時,若輸入低電平持續(xù)時間和輸出延時大于等于各路設(shè)置的輸出延時時間，貝1J微處理器輸出令所述繼電器動作的信號并記錄該輸出信號的輸出時刻和輸出時間，否則，回轉(zhuǎn)至微處理器輸入低電平計時器對持續(xù)時間和輸出延時開始計時的狀態(tài)，微處理器不輸出令所述繼電器動作的信號；
[0021]3)判斷各路輸出電路中的繼電器輸出時長是否等于“輸入脈沖時間+20ms”，是，則關(guān)閉對應(yīng)繼電器的輸出并保存該輸出時刻、輸出時長，同時輸出延時清零，等待下一次動作，否則，繼續(xù)對該繼電器輸出時間計時。
[0022]當(dāng)微處理器輸入端轉(zhuǎn)為上跳沿時:
[0023]I)若微處理器輸入端接收到低電平信號，則轉(zhuǎn)換輸入狀態(tài)為下跳沿，否則，開始對輸入高電平持續(xù)時間計時；
[0024]2)當(dāng)開始對輸入高電平持續(xù)時間計時后，視輸入高電平持續(xù)時間是否大于33ms，是，則轉(zhuǎn)換輸入狀態(tài)為高電平空閑態(tài)，否則，輸入高電平無效，維持輸入狀態(tài)為上跳沿。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明采用由微處理器和光電耦合器構(gòu)成的保護裝置，將其接入合閘位置和跳閘位置之間，取代了以前的設(shè)備通過繼電器線圈的形式接入，增強了本裝置的抗干擾性和可靠性。延時時間，通過微處理器控制，采用高精度器件和算法，有效的保證了動作的準(zhǔn)確性，延時精度穩(wěn)定在IOms以內(nèi)。延時時間可以通過包括顯示組件的人機對話界面預(yù)先設(shè)定，操作靈活，設(shè)置精度高達Ims ;每次動作記錄均以數(shù)據(jù)形式存儲于微處理器或者轉(zhuǎn)存于外置的存儲卡中，便于對所發(fā)生的故障進行查詢、匯總和分析，進一步提高對相關(guān)設(shè)備的跟蹤管理。設(shè)置網(wǎng)絡(luò)通信有利于遠方調(diào)度和分析，該網(wǎng)絡(luò)通信滿足IEC61850數(shù)據(jù)接口協(xié)議標(biāo)準(zhǔn)。安裝時采用DIN35導(dǎo)軌安裝，可以很方便、靈活地安裝在戶內(nèi)外各種電氣柜/箱體內(nèi)。
【專利附圖】

【附圖說明】
[0026]圖1為本發(fā)明的電路框圖。
[0027]圖2為本發(fā)明的輸入電路工作原理圖。
[0028]圖3為本發(fā)明的的開關(guān)電路和輸出電路工作原理圖。
[0029]圖4為本發(fā)明微處理器判斷流程圖之一。
[0030]圖5為本發(fā)明微處理器判斷流程圖之二。
[0031]圖6為本發(fā)明微處理器判斷流程圖之三。
[0032]圖7為本發(fā)明微處理器判斷流程圖之四。
[0033]附圖標(biāo)記:
[0034]輸入電路1、隔離分壓電路11、主控電路2、微處理器21、開關(guān)電路22、開關(guān)管支路23、輸出電路3、IXD顯示組件4、USB接口 5、網(wǎng)絡(luò)接口 6、光電耦合器Ul、光耦繼電驅(qū)動器U2、功率管Vl、中間繼電器RLl、二極管Dl、磁珠L1、第十一電阻Rl 1、第十二電阻R12、第十三電阻R13、第三十一電阻R31、偏置電阻R32、第三十三電阻R33。
【具體實施方式】
[0035]下面結(jié)合附圖對本發(fā)明作進一步的說明。
[0036]本發(fā)明是接入戶外三相斷路器合閘位置和非全相保護跳閘出口繼電器之間的由微處理器21和光電耦合器Ul構(gòu)成的保護裝置，該保護裝置設(shè)置于由塑膠或金屬材料制成的機殼中，在機殼上設(shè)有可以滿足IEC81650傳輸協(xié)議且可與型號為DM9000以太網(wǎng)控制模塊適配的網(wǎng)絡(luò)接口 6 (DM9000是一款完全集成的快速以太網(wǎng)MAC控制器與一般處理接口)、USB接口 5和具有人機對話界面的IXD顯示組件4，顯示組件4中的顯示屏采用可觸摸IXD顯示器、鍵盤采用薄膜按鍵。
[0037]如圖1所示，本發(fā)明的三相不一致時的戶外智能保護裝置，包括可與三相斷路器相接的輸入電路1、可與非全相保護跳閘出口繼電器相連的輸出電路3和介于輸入電路I與輸出電路3之間控制輸出的主控電路2，主控電路2由微處理器21和開關(guān)電路22構(gòu)成，輸入電路I以光電I禹合方式接往微處理器21的輸入端,微處理器21的輸出端與所述開關(guān)電路22的輸入端相接，開關(guān)電路22的輸出端與輸出電路3相接，機殼上的顯示組件4、網(wǎng)絡(luò)接口 6和USB接口 5分別與微處理器21相連接。
[0038]所述微處理器21采用型號為Micro2440三星生產(chǎn)的嵌入式工業(yè)級ARM處理器，該微處理器21是本發(fā)明的亮點，由于微處理器21的存在，可靈活的結(jié)合輸入信號，實現(xiàn)本裝置的抗干擾能力、防抖能力及延時能力，使本裝置的延時精度設(shè)置分辨率達到1ms，從而使延時精度小于IOms成為可能，延時精度高的保護裝置更能夠準(zhǔn)確的發(fā)出保護動作，取代原有裝置延時不準(zhǔn)的缺點，也更利于工作人員制定合適的整定延時時間。
[0039]如圖2所不,所述輸入電路I包括光電I禹合器Ul和至少一組與光電I禹合器Ul輸入端相連的隔離分壓電路11，隔離分壓電路11優(yōu)選為二組結(jié)構(gòu)相同的電路，一組工作，另一組備用，隔離分壓電路11包括串聯(lián)相接的分壓限流電阻、二極管Dl和磁珠LI，分壓限流電阻使光電稱合器Ul的輸入工作電流限于2mA左右,從而使光電稱合器Ul能夠可靠的工作；二極管Dl和磁珠LI起抗干擾作用，二極管Dl抗工頻干擾，磁珠LI抗高頻干擾，光電耦合器Ul的輸出端與微處理器21的輸入端相接，當(dāng)光電I禹合器Ul輸出端中的光電三極管截止時，該輸出端通過第一電阻與工作電壓端相接而輸出高電平。
[0040]所述分壓限流電阻由串接在光電耦合器Ul輸入端光電二極管Dl兩端的第十二電阻R12、第十三電阻R13與第十一電阻Rll并聯(lián)構(gòu)成，其中第十一電阻Rll具有分流作用，第十二電阻R12和第十三電阻R13等值，優(yōu)選第十二電阻R12、第十三電阻R13分別為30K歐姆，第十一電阻Rll為100K歐姆，隔離二極管Dl型號為IN4007。
[0041]所述輸入電路I通過光電耦合的形式，取代傳統(tǒng)的繼電器線圈耦合的形式，采用光電I禹合工作電路的形式，既可以增加信號的響應(yīng)速度，也可以降低功耗。光電I禹合的傳輸響應(yīng)速度在ns級,而電磁耦合相應(yīng)的反應(yīng)速度在ms級；另外線圈繼電器的輸入功率較大，通常在IW至5W，才能保證繼電器的穩(wěn)定工作和電路的抗干擾要求，而光電耦合電路既可提高抗干擾性、電路的可靠性，又可以降低輸入功耗，通常在0.5W以下。
[0042]所述光電耦合器Ul采用型號為HCPL2731、SFH619A、TLP627或PS2502L等的光耦器件。
[0043]當(dāng)出現(xiàn)三相不一致時，輸入電路I的輸入端的輸入信號為直流220V或直流110V，此時，經(jīng)分壓限流電阻分壓后，光電耦合器Ul輸入端中的光電二極管Dl導(dǎo)通，致使光電耦合器Ul的輸出端導(dǎo)通并將該端電壓拉低至低電平(接地)，即向微處理器21輸出低電平。
[0044]如圖3所示，所述開關(guān)電路22包括至少三組連接在微處理器21輸出端的開關(guān)管支路23和光耦繼電驅(qū)動器U2，優(yōu)選為七組開關(guān)支路和光耦繼電驅(qū)動器U2。
[0045]開關(guān)管支路23中功率管Vl的柵極通過第三十一電阻R31接于微處理器21的輸出端，功率管Vl的源極接地，其漏極通過第三十三電阻R33接于光耦繼電驅(qū)動器U2的輸入端中光電二極管Dl的負極，該光電二極管Dl的正極接工作電壓，在功率管Vl的柵極與源極之間還設(shè)有偏置電阻R32。
[0046]功率管Vl采用型號為2N7002的NMOS管。
[0047]所述輸出電路3由中間繼電器RLl構(gòu)成，中間繼電器RLl的控制端與光耦繼電驅(qū)動器U2的輸出相接，其輸出端與所述的非全相保護跳閘出口繼電器相接。
[0048]輸出米用中間繼電器RLl,微處理器21發(fā)出的輸出信號通過光I禹繼電驅(qū)動器U2來實現(xiàn)對中間繼電器RLl的的驅(qū)動。該光電耦繼電驅(qū)動器采用KAQW210，中間繼電器RLl采用松下的ST2系列型號為ST2-DC24V的繼電器。
[0049]當(dāng)微處理器21輸出高電平時，功率管Vl導(dǎo)通，繼而光耦繼電驅(qū)動器U2輸入端導(dǎo)通，其輸出端輸出低電平(接地)，中間繼電器RLl線圈吸合，觸點動作，從而跳開外接的回路。
[0050]采用本發(fā)明的三相不一致時的戶外智能保護裝置，其投入判斷方法如下:
[0051]微處理器21輸入端狀態(tài)有四個狀態(tài)；高電平空閑態(tài)、下降沿狀態(tài)、低電平有效，上升沿狀態(tài)。
[0052]高電平空閑態(tài):持續(xù)處于高電平狀態(tài)，時間大于33ms ；
[0053]下降沿狀態(tài):由高電平轉(zhuǎn)為低電平時，需要經(jīng)過一個33ms的延時過程才會真正處于低電平；[0054]上升沿狀態(tài):由低電平轉(zhuǎn)為高電平時，也需要經(jīng)過一個33ms的延時過程才可處于高電平；
[0055]低電平有效:持續(xù)處于低電平狀態(tài)，時間大于33ms。
[0056]1.線路未出現(xiàn)三相不一致時，輸入電路I輸出(即微處理器21的輸入端)為高電平空閑態(tài)時:若此時出現(xiàn)三相不一致的情況時，微處理器21的輸入端接收到低電平信號，則令微處理器21輸入端轉(zhuǎn)為下跳沿狀態(tài)，否則，令微處理器21輸入端仍為高電平空閑態(tài)，輸入低電平計時器清零(輸入低電平的持續(xù)時間是要判斷是否在下降沿狀態(tài)和滿足延時動作的一個條件，清零在此處是要初始化置零，確保每次從高電平空閑態(tài)轉(zhuǎn)為下降沿狀態(tài)是從零值開始計時)，同時，令微處理器21不輸出控制輸出電路3中的中間繼電器RLl動作的信號。
[0057]2.當(dāng)微處理器21輸入端為下跳沿狀態(tài)時，
[0058]I)若微處理器21的輸入端接收到的是持續(xù)的低電平信號，則令微處理器21輸入低電平計時器對該持續(xù)時間和輸出延時(輸出延時計時器為后面的延時輸出計時判斷用)開始計時，否則令微處理器21輸入端轉(zhuǎn)為上跳沿；
[0059]2)當(dāng)微處理器21輸入低電平計時器對所述持續(xù)時間和輸出延時開始計時，若輸入低電平持續(xù)時間大于33ms，則令微處理器21輸入端轉(zhuǎn)為低電平有效，否則，微處理器21輸入端仍為下跳沿。
[0060]3.當(dāng)輸入電路I輸出為低電平有效時(排除外界干擾，即線路可能出現(xiàn)瞬時性故障、永久性故障或者其他斷路器故障等造成的三相不一致時):
[0061]I)微處理器21的輸入端依舊接收的是持續(xù)的低電平信號,則令微處理器21輸入低電平計時器對該持續(xù)時間和輸出延時繼續(xù)計時，否則令微處理器21輸入端轉(zhuǎn)為上跳沿(此步驟排除瞬時性故障，而是系統(tǒng)可能出現(xiàn)了永久性故障或者其他斷路器故障等造成的三相不一致，并且裝置發(fā)出跳閘指令，保護系統(tǒng)，排除故障)。
[0062]2)當(dāng)微處理器21輸入低電平計時器對所述持續(xù)時間和輸出延時繼續(xù)計時，若輸入低電平持續(xù)時間和輸出延時大于等于各路輸出延時時間(正常情況下，這七路的延時時間應(yīng)相同)，則令微處理器21輸出控制所述中間繼電器RLl動作的信號并記錄該輸出信號的輸出時刻和輸出時間；否則，回轉(zhuǎn)至微處理器21輸入低電平計時器對該持續(xù)時間和輸出延時開始計時狀態(tài)，微處理器21不輸出令對應(yīng)的中間繼電器RLl動作的信號。
[0063]3)判斷各路中間繼電器RLl輸出時長是否等于“輸入脈沖時間+20ms”(所述輸入脈沖是指輸入電路I中的光電耦合器Ui的輸入脈沖寬度，即為出現(xiàn)三相不一致狀態(tài)的持續(xù)時間)，是，則關(guān)閉對應(yīng)的中間繼電器RLl的輸出并保存輸出時刻、輸出時長，同時輸出延時清零，等待下一次動作，否則，繼續(xù)對該中間繼電器RLl輸出時間計時。
[0064]4.當(dāng)微處理器21輸入端轉(zhuǎn)為上跳沿時:
[0065]I)微處理器21輸入端接收到低電平信號時，則轉(zhuǎn)換輸入狀態(tài)為下跳沿，否則，開始對輸入高電平持續(xù)時間計時；
[0066]2)當(dāng)開始對輸入高電平持續(xù)時間計時后，視輸入高電平持續(xù)時間是否大于33ms，是，則轉(zhuǎn)換輸入狀態(tài)為高電平空閑態(tài)，否則，輸入高電平無效，維持輸入狀態(tài)為上跳沿。
[0067]本發(fā)明可以通過按鍵或觸摸所述IXD設(shè)置延時時間。
[0068]其還可以通過USB接口 5進行數(shù)據(jù)拷貝，還可以通過網(wǎng)絡(luò)傳輸相關(guān)數(shù)據(jù)。
【權(quán)利要求】
1.一種三相不一致時的戶外智能保護裝置，包括機殼、可與三相斷路器相接的輸入電路(I)、可與非全相保護跳閘出口繼電器相連的輸出電路(3)和介于輸入電路(I)與輸出電路(3)之間控制輸出的主控電路(2)，其特征在于:所述主控電路(2)由微處理器(21)和開關(guān)電路(22)構(gòu)成,所述輸入電路(I)以光電稱合方式接往微處理器(21)的輸入端,微處理器(21)的輸出端與所述開關(guān)電路(22)的輸入端相接，所述開關(guān)電路(22)的輸出端與輸出電路(3)相接，在機殼上還設(shè)有與微處理器(21)相連接的顯示組件(4)和可以滿足IEC81650傳輸協(xié)議的網(wǎng)絡(luò)接口(6)。
2.根據(jù)權(quán)利要求1所述的三相不一致時的戶外智能保護裝置，其特征在于:所述輸入電路(I)包括光電耦合器(Ul)和至少一組與光電耦合器(Ul)輸入端相連的隔離分壓電路(11)，隔離分壓電路(11)包括串聯(lián)相接的分壓限流電阻、二極管(Dl)和磁珠(LI)，光電耦合器(Ul)的輸出端與微處理器(21)的輸入端相接。
3.根據(jù)權(quán)利要求2所述的三相不一致時的戶外智能保護裝置，其特征在于:所述分壓限流電阻由串接在光電耦合器(Ul)輸入端光電二極管(Dl)兩端的第十二電阻(R12)、第十三電阻(R13)與第十一電阻(Rll)并聯(lián)構(gòu)成，所述光電耦合器(Ul)可以是型號為HCPL2731、SFH619A、TLP627 或 PS2502L 等的光耦器件。
4.根據(jù)權(quán)利要求1所述的三相不一致時的戶外智能保護裝置，其特征在于:所述開關(guān)電路(22)包括至少三組連接在微處理器(21)輸出端的開關(guān)管支路(23)和光耦繼電驅(qū)動器(U2)，開關(guān)管支路(23)中功率管(Vl)的柵極通過第三十一電阻(R31)接于微處理器(21)的輸出端，功率管(Vl)的源極接地，其漏極通過第三十三電阻(R33)接于光耦繼電驅(qū)動器(U2)的輸入端中光電二極管(Dl)的負極，該光電二極管(Dl)的正極接工作電壓，在功率管(Vl)的柵極與源極之間還設(shè)有偏置電阻(R32)。
5.根據(jù)權(quán)利要求1所述的三相不一致時的戶外智能保護裝置，其特征在于:所述輸出電路(3)由中間繼電器(RLl)構(gòu)成，中間繼電器(RLl)的控制端與光耦繼電驅(qū)動器(U2)的輸出相接，其輸出端與所述的非全相保護跳閘出口繼電器相接。
6.根據(jù)權(quán)利要求1所述的三相不一致時的戶外智能保護裝置，其特征在于:所述微處理器(21)采用型號為Micix)2440的嵌入式工業(yè)級ARM處理器，所述網(wǎng)絡(luò)接口(6)采用與型號為DM9000的以太網(wǎng)控制模塊適配的接口。
7.—種三相不一致時的戶外智能保護裝置的投入方法，包括使用如權(quán)利要求1 一 6中任一項所述的三相不一致時的戶外智能保護裝置，其投入判斷方法如下: 當(dāng)微處理器(21)輸入端處于高電平空閑態(tài)時: 若微處理器(21)輸入端接收到低電平信號，則令微處理器(21)輸入端轉(zhuǎn)為下跳沿狀態(tài)；否則，令微處理器(21)輸入端仍保持為高電平空閑態(tài)并令輸入低電平計時器清零，同時，微處理器(21)不輸出令輸出電路(3)中的繼電器動作的信號。
8.根據(jù)權(quán)利要求7所述的三相不一致時的戶外智能保護裝置的投入方法，其特征在于:當(dāng)微處理器(21)輸入端為下跳沿狀態(tài)時: 1)若微處理器(21)輸入端接收到的低電平為持續(xù)信號時，則令微處理器(21)對輸入低電平持續(xù)時間和輸出延時開始計時，否則令微處理器(21)輸入端轉(zhuǎn)為上跳沿狀態(tài)； 2)當(dāng)微處理器(21)對持續(xù)時間和輸出延時開始計時，若輸入低電平持續(xù)時間大于33ms，則令微處理器(21)輸入端轉(zhuǎn)為低電平有效，否則，微處理器(21)輸入端仍保持為下跳沿狀態(tài)。
9.根據(jù)權(quán)利要求8所述的三相不一致時的戶外智能保護裝置的投入方法，其特征在于:當(dāng)微處理器(21)輸入端處于低電平有效時: 1)微處理器(21)的輸入端若依舊接收到的是持續(xù)的低電平信號，則令微處理器(21)對輸入低電平持續(xù)時間和輸出延時繼續(xù)計時，否則令微處理器(21)輸入端轉(zhuǎn)為上跳沿狀態(tài)； 2)微處理器(21)對輸入低電平持續(xù)時間和輸出延時繼續(xù)計時，若輸入低電平持續(xù)時間和輸出延時大于等于各路設(shè)置的輸出延時時間，則微處理器(21)輸出令所述繼電器動作的信號并記錄該輸出信號的輸出時刻和輸出時間，否則，回轉(zhuǎn)至微處理器(21)輸入低電平計時器對持續(xù)時間和輸出延時開始計時的狀態(tài)，微處理器(21)不輸出令所述繼電器動作的信號; 3)判斷各路輸出電路(3)中的繼電器輸出時長是否等于“輸入脈沖時間+20ms”，是，則關(guān)閉對應(yīng)繼電器的輸出并保存該輸出時刻、輸出時長，同時輸出延時清零，等待下一次動作，否則，繼續(xù)對該繼電器輸出時間計時。
10.根據(jù)權(quán)利要求8所述的三相不一致 時的戶外智能保護裝置的投入方法，其特征在于:當(dāng)微處理器(21)輸入端轉(zhuǎn)為上跳沿時: 1)若微處理器(21)輸入端接收到低電平信號，則轉(zhuǎn)換輸入狀態(tài)為下跳沿，否則，開始對輸入高電平持續(xù)時間計時； 2)當(dāng)開始對輸入高電平持續(xù)時間計時后，視輸入高電平持續(xù)時間是否大于33ms，是，則轉(zhuǎn)換輸入狀態(tài)為高電平空閑態(tài)，否則，輸入高電平無效，維持輸入狀態(tài)為上跳沿。
【文檔編號】H02H3/00GK103683175SQ201310694977
【公開日】2014年3月26日 申請日期:2013年12月17日 優(yōu)先權(quán)日:2013年12月17日
【發(fā)明者】吳順進 申請人:深圳市中江源科技有限公司