本發(fā)明涉及交流傳動(dòng)系統(tǒng)領(lǐng)域，具體地講是一種諧波消除PWM生成方法。

背景技術(shù)：

在軌道交通牽引、冶金軋機(jī)等大功率交流電氣傳動(dòng)系統(tǒng)中，通常采用IGBT(Insulated Gate Bipolar Transistor)、IGCT(Insulated Gate Commutated Thyristors)等大功率半導(dǎo)體器件，由于開通關(guān)斷損耗等原因，開關(guān)頻率普遍較低。另外由于驅(qū)動(dòng)電機(jī)調(diào)速范圍要求較寬，采用普通的異步調(diào)制及同步調(diào)制已經(jīng)無法滿足需要，現(xiàn)有方法在高速時(shí)基本上都是采用過調(diào)制到方波輸出，這導(dǎo)致電源輸入及輸出產(chǎn)生大量的諧波，系統(tǒng)需要加大濾波電抗器，增加了成本、體積和能耗。

特定諧波消除脈寬調(diào)制(Selective Harmonic Elimination Pulse Width Modulation，簡稱SHEPWM)是根據(jù)人為設(shè)計(jì)的逆變器輸出波形的特點(diǎn)及擬消除諧波的次數(shù)和個(gè)數(shù)來建立輸出波形的數(shù)學(xué)模型，然后由數(shù)學(xué)模型求解開關(guān)角以得到所希望的輸出波形，從而達(dá)到使逆變器的輸出波形中不含擬消除次數(shù)及個(gè)數(shù)諧波的目的，對低次諧波消除有效。目前PWM實(shí)現(xiàn)基本上都是采用DSP(Digital Signal Process)或其它處理器中的定時(shí)器實(shí)現(xiàn)，由于SHEPWM要求一個(gè)周波內(nèi)調(diào)制角度固定，且角度基于波形的1/4波對稱，基于半波翻轉(zhuǎn)，三相輸出分別相差120度，所以在做SHEPWM時(shí)非常困難，即使實(shí)現(xiàn)一般也是輸出頻率一個(gè)周波變化一次,以50Hz為例是20ms，這導(dǎo)致調(diào)速響應(yīng)過慢。

在不同的PWM調(diào)制模式中，由于每個(gè)開關(guān)周期跨過的角度不一樣，所以在切換時(shí)往往會(huì)存在相位偏差，傳統(tǒng)的PWM定時(shí)器方式在切換角度、時(shí)機(jī)及波形銜接很難精準(zhǔn)定位，所以容易造成電流沖擊甚至出現(xiàn)過流風(fēng)險(xiǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了解決上述技術(shù)問題，提供一種諧波消除PWM生成方法，解決以往較寬的變頻調(diào)速范圍內(nèi)調(diào)制時(shí)諧波含量大、SHEPWM調(diào)速響應(yīng)過慢以及各PWM模式間切換不準(zhǔn)確的問題。

實(shí)現(xiàn)本發(fā)明的技術(shù)方案是：一種諧波消除PWM生成方法，其特征在于，在變頻調(diào)速范圍內(nèi)，由控制系統(tǒng)將調(diào)制頻率分為低頻率運(yùn)行第一階段、低頻率運(yùn)行第二階段和中高頻率運(yùn)行階段三個(gè)部分；

在啟動(dòng)及低頻率運(yùn)行第一階段，采用載波頻率固定的SVPWM異步調(diào)制模式；

隨著頻率的上升進(jìn)入到低頻率運(yùn)行第二階段，采用SVPWM同步調(diào)制模式；

所述低頻率運(yùn)行第二階段在多個(gè)不同的同步倍數(shù)下運(yùn)行；

在中高頻率運(yùn)行階段，采用諧波消除同步調(diào)制模式，所述諧波消除同步調(diào)制模式采用SHEPWM模式，運(yùn)行時(shí)將每一個(gè)調(diào)制波周波平分成多區(qū)段執(zhí)行，PWM輸出頻率根據(jù)每區(qū)段做出更新。

所述異步調(diào)制模式與同步調(diào)制模式切換控制在同步載波頻率與設(shè)定的異步載波頻率一致時(shí)進(jìn)行。

所述不同同步倍數(shù)的SVPWM同步調(diào)制模式的切換控制在調(diào)制信號(hào)相角為90度或270度時(shí)進(jìn)行。

所述SVPWM同步調(diào)制模式與所述諧波消除同步調(diào)制模式切換控制在調(diào)制信號(hào)相角為90度或270度時(shí)進(jìn)行。

所述控制系統(tǒng)采用DSP加可編程邏輯器件，電機(jī)控制算法及PWM運(yùn)算全部由DSP完成，再通過總線通訊傳遞給可編程邏輯器件，由可編程邏輯器件發(fā)出PWM控制脈沖。

在所述不同同步倍數(shù)的SVPWM同步調(diào)制模式進(jìn)行切換前或所述SVPWM同步調(diào)制模式與所述諧波消除同步調(diào)制模式進(jìn)行切換前，DSP先獲取當(dāng)前調(diào)制信號(hào)的相角并計(jì)算調(diào)制信號(hào)相角運(yùn)行到90度或270度時(shí)的延時(shí)，并將延時(shí)傳遞給所述可編程邏輯器件，在所述可編程邏輯器件內(nèi)部定義一個(gè)用于計(jì)數(shù)延時(shí)的角度計(jì)數(shù)器，延時(shí)到時(shí)所述可編程邏輯器件實(shí)現(xiàn)調(diào)制模式的精準(zhǔn)切換。

所述每一個(gè)調(diào)制波周波平分成多區(qū)段執(zhí)行，PWM輸出頻率根據(jù)每區(qū)段做出更新的做法為：由DSP將一個(gè)調(diào)制波周波平分為多區(qū)段并傳遞給所述可編程邏輯器件，所述可編程邏輯器件依次加載每個(gè)區(qū)段并根據(jù)每個(gè)區(qū)段更新PWM輸出頻率。

進(jìn)一步，所述每一個(gè)調(diào)制波周波平分成多區(qū)段執(zhí)行，PWM輸出頻率根據(jù)每區(qū)段做出更新的具體步驟為：

由DSP先離線計(jì)算好不同調(diào)制比對應(yīng)的開關(guān)角序列，并將其對應(yīng)關(guān)系存儲(chǔ)在系統(tǒng)存儲(chǔ)器中；

運(yùn)行時(shí)DSP根據(jù)調(diào)制電壓與直流電壓計(jì)算調(diào)制比，通過所述對應(yīng)關(guān)系找到與該調(diào)制比對應(yīng)的開關(guān)角序列；

DSP還根據(jù)調(diào)制波頻率計(jì)算調(diào)制波周期，再根據(jù)所述調(diào)制波周期以及所述開關(guān)角序列計(jì)算開關(guān)角狀態(tài)序列，所述開關(guān)狀態(tài)序列為調(diào)制波周波內(nèi)的開關(guān)狀態(tài)以及各開關(guān)狀態(tài)維持的時(shí)間；

將調(diào)制波周波平分為多區(qū)段，確定每個(gè)區(qū)段內(nèi)的開關(guān)狀態(tài)序列并傳遞給可編程邏輯器件；

可編程邏輯器件依次加載各個(gè)區(qū)段并根據(jù)各個(gè)區(qū)段內(nèi)的開關(guān)狀態(tài)序列更新PWM輸出頻率。

所述諧波消除同步調(diào)制模式采用SHEPWM調(diào)制模式，運(yùn)行時(shí)將每一個(gè)調(diào)制波周波平分成N個(gè)區(qū)段執(zhí)行，所述N為12的倍數(shù)。

上述可編程邏輯器件均為FPGA。

本發(fā)明的有益效果是：

1、通過該發(fā)明，在較低的載波頻率下，不同的調(diào)制波頻率采用不同PWM輸出模式可以使整個(gè)調(diào)速過程電流諧波都能得到較好的抑制。

2、模式間切換時(shí)機(jī)和角度由FPGA精準(zhǔn)控制在90度(或者270度)，可以防止相位變化與電流沖擊，使電機(jī)力矩輸出更加平滑。

3、由DSP分段計(jì)算PWM開關(guān)序列，由FPGA響應(yīng)輸出，控制方法簡單有效，與傳統(tǒng)的定時(shí)器方法相比較，能夠更容易地實(shí)現(xiàn)特定諧波消除，并且能夠做到一個(gè)周波內(nèi)多次響應(yīng)輸出頻率，相比一個(gè)周波變化一次，力矩輸出更加平滑，提高了控制精度。

附圖說明

圖1是實(shí)施例調(diào)制波頻率與PWM載波頻率關(guān)系圖；

圖2是實(shí)施例SVPWM運(yùn)行流程圖；

圖3是實(shí)施例諧波消除PWM開關(guān)角度示意圖；

圖4是實(shí)施例諧波消除PWM開關(guān)狀態(tài)序列計(jì)算流程圖；

圖5是實(shí)施例諧波消除PWM在FPGA中的實(shí)現(xiàn)流程圖。

具體實(shí)施方式

以下將結(jié)合說明書附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步的詳細(xì)說明。

本實(shí)施例中控制系統(tǒng)采用DSP加可編程邏輯控制器方式實(shí)現(xiàn)，電機(jī)控制算法及PWM運(yùn)算全部由DSP完成，再通過總線通訊傳遞給可編程邏輯控制器，由可編程邏輯控制器精準(zhǔn)發(fā)出控制脈沖波?？删幊踢壿嬁刂破骺蔀镕PGA或者CPLD等，在本實(shí)施例中，選用FPGA進(jìn)行說明。

如圖1所示，一種諧波消除PWM生成方法，在變頻調(diào)速范圍內(nèi)，由控制系統(tǒng)將調(diào)制頻率分為低頻率運(yùn)行第一階段1、低頻率運(yùn)行第二階段2和中高頻率運(yùn)行階段3三個(gè)部分；

在啟動(dòng)及低頻率運(yùn)行第一階段1，采用載波頻率固定的SVPWM異步調(diào)制模式；

隨著頻率的上升進(jìn)入到低頻率運(yùn)行第二階段2，采用SVPWM同步調(diào)制模式；

異步調(diào)制模式與同步調(diào)制模式切換的頻率點(diǎn)控制在同步載波頻率與設(shè)定的異步載波頻率一致時(shí)進(jìn)行；

低頻率運(yùn)行第二階段2在多個(gè)不同的同步倍數(shù)下運(yùn)行，同步倍數(shù)指載波比，即低頻率運(yùn)行第二階段2在多個(gè)不同的載波比下運(yùn)行；

不同同步倍數(shù)SVPWM同步調(diào)制模式的切換控制在調(diào)制信號(hào)相角為90度或270度時(shí)進(jìn)行；

在中高頻率運(yùn)行階段3，采用諧波消除同步調(diào)制模式；

該諧波消除同步模式采用SHEPWM模式，運(yùn)行時(shí)將每一個(gè)調(diào)制波周波平分成多區(qū)段執(zhí)行，PWM輸出頻率根據(jù)每區(qū)段做出更新；

SVPWM同步調(diào)制模式與諧波消除同步調(diào)制模式的切換控制在調(diào)制信號(hào)相角為90度或270度時(shí)進(jìn)行；

為實(shí)現(xiàn)不同同步倍數(shù)SVPWM同步調(diào)制模式之間的精準(zhǔn)切換或者SVPWM同步調(diào)制模式與諧波消除同步調(diào)制模式之間的精準(zhǔn)切換，DSP先獲取當(dāng)前調(diào)制信號(hào)的相角并計(jì)算調(diào)制信號(hào)相角運(yùn)行到90度或270度時(shí)的延時(shí)，并將延時(shí)傳遞給FPGA，在FPGA內(nèi)部定義有一個(gè)用于計(jì)數(shù)延時(shí)的角度計(jì)數(shù)器，延時(shí)到時(shí)由FPGA實(shí)現(xiàn)調(diào)制模式的精準(zhǔn)切換。

如圖1所示為調(diào)制波頻率與PWM載波頻率對應(yīng)關(guān)系圖，把調(diào)制波頻率分為若干個(gè)頻率段，當(dāng)調(diào)制波頻率小于f1時(shí)采用異步調(diào)制，這時(shí)載波頻率固定，調(diào)制波頻率大于f1時(shí)，各個(gè)頻率段的載波比固定，采用SVPWM同步調(diào)制或諧波消除同步調(diào)制，在本實(shí)施例中，f1之后的f2至f3在兩個(gè)不同的同步倍數(shù)下運(yùn)行SVPWM同步調(diào)制，f3之后采用諧波消除同步調(diào)制，圖中各頻率點(diǎn)數(shù)值及同步倍數(shù)與根據(jù)實(shí)際應(yīng)用設(shè)定。

不同的調(diào)制波頻率采用不同的調(diào)制模式，可以使整個(gè)調(diào)速過程中的電流諧波得到很好的抑制，且由DSP完成運(yùn)算，由可編程邏輯器件執(zhí)行PWM輸出，可以使控制更為精準(zhǔn)，選擇相角為90度或者270度進(jìn)行不同同步倍數(shù)的SVPWM同步調(diào)制間的切換或者SVPWM同步調(diào)制與SHEPWM同步調(diào)制間的切換，可以防止相位變化與電流沖擊，使電機(jī)力矩輸出更加平滑。

其中，異步調(diào)制與SVPWM同步調(diào)制采用SVPWM算法，由DSP計(jì)算好每相載波周期及比較值，比較值為三角波載波與調(diào)制波的交點(diǎn)對應(yīng)的時(shí)間，通過總線傳遞給FPGA，F(xiàn)GPA內(nèi)部產(chǎn)生三角波載波并輸出雙極型PWM信號(hào)。

圖2是FPGA內(nèi)部產(chǎn)生SVPWM的運(yùn)行流程圖，在FPGA中定義一計(jì)時(shí)器，且初始狀態(tài)時(shí)計(jì)時(shí)器清0，加載載波自增模式，首先判斷是否為載波自增模式，如果是，計(jì)時(shí)器加1，然后判斷是否到達(dá)載波周期；如果不是，計(jì)時(shí)器減1，然后判斷是否到達(dá)0。在判斷是否到達(dá)載波周期中，如果到達(dá)，就調(diào)為載波自減模式，同時(shí)加載新的載波周期和比較值，進(jìn)入判斷計(jì)時(shí)器是否小于比較值；如果未達(dá)到，就直接進(jìn)入判斷計(jì)時(shí)器是否小于比較值。在判斷是否到達(dá)0中，如果到達(dá)，就調(diào)為載波自加模式，同時(shí)加載新的載波周期和比較值，進(jìn)入判斷計(jì)時(shí)器是否小于比較值；如果未達(dá)到，就直接進(jìn)入判斷計(jì)時(shí)器是否小于比較值。在判斷計(jì)時(shí)器是否小于比較值中，若是，就置高電平，若不是，就置低電平，最后輸出PWM更新。

諧波消除PWM是根據(jù)傅立葉級(jí)數(shù)方程消除特定次諧波，計(jì)算開關(guān)角序列，然后確定開關(guān)狀態(tài)序列，該開關(guān)狀態(tài)序列指的是開關(guān)角對應(yīng)的開關(guān)狀態(tài)以及開關(guān)狀態(tài)持續(xù)時(shí)間的組合，開關(guān)狀態(tài)用0、1表示，0表示關(guān)斷，1表示開通，具體波形如圖3所示，即在開關(guān)角α1、α2……αn處進(jìn)行逆變器的開通關(guān)斷。該波形角度基于波形的1/4波對稱，基于半波翻轉(zhuǎn)，所以只需要計(jì)算其中一相的0～90度范圍內(nèi)開關(guān)角度及狀態(tài)序列，其余做簡單推算就能得到，另外兩相分別相差120度也能夠計(jì)算得到。采用離線計(jì)算方式，由DSP先計(jì)算好不同調(diào)制比對應(yīng)的開關(guān)角序列，并將其對應(yīng)關(guān)系存儲(chǔ)在系統(tǒng)存儲(chǔ)器中。

如圖4所示為諧波消除PWM計(jì)算開關(guān)狀態(tài)序列的流程圖，運(yùn)行時(shí)DSP首先根據(jù)調(diào)制電壓與直流電壓計(jì)算調(diào)制比，再根據(jù)系統(tǒng)存儲(chǔ)器中的對應(yīng)關(guān)系找到該調(diào)制比對應(yīng)的開關(guān)角序列。同時(shí)，DSP由調(diào)制頻率計(jì)算調(diào)制波周波周期，應(yīng)用時(shí)要求一個(gè)調(diào)制波周波內(nèi)開關(guān)角度固定。為了提高控制響應(yīng)速度及力矩平滑性，特將一個(gè)周波平分成N個(gè)區(qū)段，為方便計(jì)算，N取12的倍數(shù)，分別計(jì)算好每個(gè)區(qū)段內(nèi)的開關(guān)狀態(tài)序列，具體做法為：通過調(diào)制波頻率計(jì)算得到調(diào)制波周波周期時(shí)長，再根據(jù)開關(guān)角計(jì)算相應(yīng)開關(guān)狀態(tài)持續(xù)的時(shí)間，同時(shí)計(jì)算出周波被分為N區(qū)段后每區(qū)段的時(shí)長，根據(jù)區(qū)段時(shí)長以及該區(qū)段中的開關(guān)狀態(tài)序列確定區(qū)段內(nèi)每個(gè)開關(guān)狀態(tài)對應(yīng)的終止時(shí)間，由此確定區(qū)段時(shí)長、段內(nèi)開關(guān)狀態(tài)及該狀態(tài)在該區(qū)段內(nèi)的終止時(shí)間，由DSP通過總線更新給FPGA，由FPGA執(zhí)行輸出PWM。為了節(jié)省空間和時(shí)間，也可以是DSP每次只傳下一段的執(zhí)行信息給FPGA，且DSP會(huì)根據(jù)調(diào)制頻率及調(diào)制電壓實(shí)時(shí)更新開關(guān)狀態(tài)序列。

如圖5所示，F(xiàn)PGA在運(yùn)行諧波消除PWM時(shí)，采用鋸齒波方式比較法，每一區(qū)段作為一個(gè)完整的計(jì)數(shù)周期，周期開始取設(shè)定的開關(guān)初始狀態(tài)，再順序比較開關(guān)狀態(tài)終止時(shí)間，每達(dá)到一個(gè)狀態(tài)取反，到達(dá)計(jì)數(shù)周期時(shí)加載下一個(gè)區(qū)段的開關(guān)狀態(tài)序列。具體就是進(jìn)入流程，計(jì)時(shí)器加1，然后判斷計(jì)時(shí)器值是否大于當(dāng)前區(qū)段終止時(shí)間，當(dāng)前區(qū)段終止時(shí)間即為區(qū)段時(shí)長，如果計(jì)時(shí)器值大于當(dāng)前區(qū)段終止時(shí)間，就執(zhí)行計(jì)時(shí)器清0，加載新的區(qū)段開關(guān)狀態(tài)序列，再進(jìn)行狀態(tài)變更，將比較位置指向下一狀態(tài)，此時(shí)下一狀態(tài)即為新加載區(qū)段內(nèi)的狀態(tài)，再執(zhí)行PWM輸出；如果計(jì)時(shí)器值沒有大于當(dāng)前區(qū)段終止時(shí)間，則繼續(xù)判斷計(jì)時(shí)器值是否大于當(dāng)前狀態(tài)終止時(shí)間；如果計(jì)時(shí)器值沒有大于當(dāng)前狀態(tài)終止時(shí)間，就執(zhí)行PWM輸出；如果計(jì)時(shí)器值大于當(dāng)前狀態(tài)終止時(shí)間，就先進(jìn)行狀態(tài)變更，使比較位置指向下一狀態(tài)，再執(zhí)行PWM輸出。

由DSP計(jì)算PWM開關(guān)狀態(tài)序列，由FPGA響應(yīng)輸出，控制方法簡單有效，與傳統(tǒng)的定時(shí)器方法相比較，能夠更容易地實(shí)現(xiàn)特定諧波消除，且將調(diào)制波周波平分為N個(gè)區(qū)段，F(xiàn)PGA根據(jù)每個(gè)區(qū)段中的開關(guān)狀態(tài)序列輸出PWM，一個(gè)調(diào)制波周波內(nèi)可實(shí)現(xiàn)輸出頻率的N次響應(yīng)，相比一個(gè)周波變化一次，力矩輸出更加平滑，提高了控制精度。

以上應(yīng)用了具體個(gè)例對本發(fā)明進(jìn)行闡述，只是用于幫助理解本發(fā)明，并不用以限制本發(fā)明。對于本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員，依據(jù)本發(fā)明的思想，還可以做出若干簡單推演、變形或替換。