專利名稱：可配置w－cdma時隙同步匹配濾波器裝置的制作方法
技術領域：
本發(fā)明屬于移動通訊領域，尤其涉及的三代移動通信系統(tǒng)中FDD(頻分雙工)模式的WCDMA(寬帶碼分多址)系統(tǒng)，具體涉及WCDMA系統(tǒng)中MT(移動終端)的小區(qū)搜索技術。
(二)技術背景在寬帶碼分多址(WCDMA)系統(tǒng)中，移動臺與基站間的通信建立在下行同步的基礎上，即移動臺需要獲得基站的定時信息，包括碼片(chip)定時、時隙(slot)定時、幀(frame)定時和超幀(super frame)定時。在WCDMA系統(tǒng)中，移動臺與基站定時同步的建立包括兩個階段的過程，第一個階段是初始同步，在這一階段移動臺獲得基站包括碼片定時、時隙定時和幀定時在內的粗定時；第二階段是精確同步，移動臺根據初始同步階段獲得的粗定時進行精確的定時跟蹤，并獲得超幀定時。在WCDMA中初始同步過程稱為小區(qū)搜索(cellsearch)，該過程分為三個步驟，首先根據下行主同步信道(PSCH)獲得時隙定時，然后根據下行輔助同步信道(SSCH)獲得幀定時，最后根據公共導頻信道(CPICH)獲得下行主擾碼信息。本發(fā)明針對小區(qū)搜索中第一步主同步捕獲給出了一種可配置主同步匹配濾波器裝置。
主同步信道中發(fā)送長度為256chip的主同步碼字用于主同步捕獲，該碼字在每個時隙(長度為2560chip)的起始256chip時間內發(fā)送。通過對主同步碼字相位的捕獲，移動臺可以得到基站的時隙定時。對該序列相位的粗同步一般可以通過兩種方法實現(xiàn)一是相關器組，即通過多個相關器在不同相位上與輸入序列相關，從相關結果判斷得到結果；二是匹配濾波器，即用一個沖激響應為已知同步序列的濾波器與輸入序列做匹配濾波，從連續(xù)給出的匹配濾波結果判決得到相位信息?？紤]到WCDMA中主同步序列長度為256，而初始相位分布范圍為2560chip，采用相關器方法若串行搜索則延時過大，若并行搜索則實現(xiàn)規(guī)模過大，而用匹配濾波器方法則在搜索延時上有較大優(yōu)勢。但傳統(tǒng)的匹配濾波器存儲單元、運算單元規(guī)模均較大，對于1/Nchip精度(N為正整數(shù))的主同步碼匹配濾波器，只需要有256×N的存儲深度；對于256chip長度的主同步碼字，每得到一個匹配結果需要進行256個數(shù)據的加權求和運算。幸運的是，根據主同步碼的特殊性我們可以把得到一個匹配結果的運算單元減少到13個，大大降低了實現(xiàn)的規(guī)模和復雜度，如附

圖1所示，其中Dn表示n級的延時存儲單元?？梢钥吹剑谶@樣的結構下，對于1/Nchip精度的主同步匹配濾波器裝置，只需要有256×N個存儲單元和13個運算單元(加/減法器)，大大降低了運算的復雜度和實現(xiàn)的物理規(guī)模。從該結構可以看到，每個匹配結果需要經過8級的運算單元，對于電路實現(xiàn)來說，每經過一次加/減運算，數(shù)據位數(shù)將增加一位，這樣如果不作任何處理，每級運算增加一位，最后結果比入口數(shù)據增加8位，由此一方面造成后級運算單元規(guī)模加大，另一方面使得越往后級需要的存儲單元越大。而從主同步碼字的自相關特性來看，其最大峰值和最大旁瓣的幅度比為4，匹配輸出結果不需要用過高的位數(shù)表示。這樣我們可以通過運算過程中的截位來減少存儲單元和運算單元的規(guī)模，同時不至于對性能有明顯的損失。
綜合考慮以上因素的影響，本發(fā)明提出了一種可配置WCDMA主同步匹配濾波器裝置，達到在較小的實現(xiàn)規(guī)模下靈活實現(xiàn)高性能主同步匹配濾波的目的。
由于時隙同步是通過對長度為256chip的匹配濾波進行的，因此對于1/Nchip精度的匹配濾波器，至少需要256×N級的延時存儲單元。每1/Nchip輸出的數(shù)據可以看作是256個輸入數(shù)據與本地主同步碼字相關的結果，可見與存儲單元配套需要較大規(guī)模的電路在1/Nchip的時間內完成256長度的相關運算。為了減小運算部分的規(guī)模，本發(fā)明裝置參考文獻[1]采用了一種基于8級運算單元的匹配濾波器結構，如附圖2所示。附圖2給出了該匹配濾波器的基本結構框圖。如圖所示，該匹配濾波器由延時單元201、系數(shù)乘法單元202、加法單元203和減法單元204組合而成。其中延時單元Dn實現(xiàn)對輸入信號的n拍延時功能，附圖3給出了n拍延時單元的內部結構，可見一個n拍延時單元由n個延時一個拍的延時器D1串行組成；系數(shù)乘法單元及相應的正負系數(shù)使該濾波器的沖激相應為反向的主同步碼字；加法單元和減法單元一方面配合延時單元和系數(shù)乘法單元保證濾波器的正確沖激相應，同時在對輸入數(shù)據的匹配濾波中起到主要的運算作用。
從濾波器的結構可以看到，輸入數(shù)據經過8級不同拍數(shù)的延時存儲單元和運算單元后得到匹配濾波結果，如果不考慮數(shù)據位數(shù)的取舍，當輸入為M比特有符號數(shù)時，每經過一級運算單元數(shù)據位數(shù)增1，最后輸出結果為M+8比特。數(shù)據位數(shù)的增大，一方面使需要的存儲空間變大、運算單元的電路規(guī)模增大，導致電路的實現(xiàn)規(guī)模增大，另一方面由于參與運算的數(shù)據位數(shù)增大，使電路的可靠工作速度下降。因此，在本發(fā)明裝置中，我們采取了這樣的處理方法，對輸入的M比特數(shù)據根據有效信號的大小處理為比特位給后級進行存儲運算，在8級運算中對每一級的運算結果進行N+1比特數(shù)據到N比特數(shù)據的變換，這樣保證了每一級的存儲數(shù)據與運算結果均為N比特數(shù)據，控制了整個裝置規(guī)模，保證了工作的速度。其中對輸入信號的處理和每級運算結果的處理都采用了可配置參數(shù)的方法，既提高了該匹配濾波器的靈活性，又為可靠性能的獲得提供了保證。
附圖3中隱藏了輸入數(shù)據處理單元和各級運算后處理單元。輸入數(shù)據處理單元處在輸入數(shù)據之后，第一個存儲、運算單元之前。附圖4給出了輸入數(shù)據處理單元的結構框圖，主要包括一個M比特到N比特的轉換器301。該轉換器根據參數(shù)控制裝置給出的配置參數(shù)1實現(xiàn)輸入M比特數(shù)據到N比特數(shù)據的一種轉換。在M≥N的條件下，配置參數(shù)1共有M-N+1種選擇，一種可行的轉換方式是當配置參數(shù)1在0～M-N間選擇為L，設輸入M比特數(shù)據從高位到低位的比特序號為M-1到0，則對其中低L-1到0比特根據四舍五入原則向上進位后舍去，高M到M-L-N比特如果只是符號位擴展則舍去，得到N比特的輸出結果，如果高M到M-L-N比特不全是符號位的擴展，則根據輸入數(shù)據符號位得到最大幅度的N比特輸出數(shù)據。
中間各級運算結果的處理單元位于每個加/減法器以后，附圖4給出了其結構框圖，主要包括一個N+1比特到N比特的轉換器302。該轉換器根據參數(shù)控制裝置給出的配置參數(shù)i實現(xiàn)輸入N+1比特數(shù)據到N比特數(shù)據的轉換。該配置參數(shù)共有2種取值選擇，分別代表a)對輸入數(shù)據的最低位做四舍五入的操作后取高N比特；b)根據輸入數(shù)據最高位是否為符號位擴展決定取低N比特或輸入N比特最大(小)值。
本發(fā)明有益效果本發(fā)明描述的可配置W-CDMA主同步匹配濾波器裝置采用了一個8級存儲運算結構，降低了運算單元的規(guī)模，對輸入數(shù)據的降比特數(shù)處理和各級運算結果的降比特數(shù)處理使整個裝置的存儲規(guī)模得到了有效的控制，同時降低了運算單元的規(guī)模。各數(shù)據降比特處理單元的參數(shù)可配置性使整個裝置具有很大的靈活性，同時為一定實現(xiàn)規(guī)模下最佳匹配濾波性能的獲取提供了保證。
權利要求
1.可配置的WCDMA時隙同步匹配濾波器裝置，其特征在于包括匹配濾波器(101)和參數(shù)控制裝置(102)；其中匹配濾波器完成對WCDMA主同步信號的匹配濾波，參數(shù)控制裝置控制對匹配濾波器的各項參數(shù)進行配置，適應不同的應用環(huán)境。
2.如權利要求1所述的可配置的WCDMA時隙同步匹配濾波器裝置，其特征在于所述的匹配濾波器采用8級延時組、13個運算單元的結構實現(xiàn)對長度為256的WCDMA主同步碼字的匹配濾波。
3.如權利要求2所述的可配置的WCDMA時隙同步匹配濾波器裝置，其特征在于所述的匹配濾波器各級運算單元后包括字長處理單元，通過可變的參數(shù)配置進行WCDMA時隙同步匹配濾波器各級字長的處理、控制。
4.如權利要求3所述的可配置的WCDMA時隙同步匹配濾波器裝置，其特征在于在所述的匹配濾波器的輸入端進行第一次字長處理，根據接收電平的高低確定輸入采樣信號和輸出給匹配濾波器信號的變換關系。
5.如權利要求3和4所述的可配置的WCDMA時隙同步匹配濾波器裝置，其特征在于所述的字長處理包括在輸入端M bit到N bit的變換和匹配濾波器各級運算單元后N+1 bit到N bit的變換，這里的變換可以是限幅、舍入(包括四舍五入)或者兩者綜合的操作。
6.如權利要求1所述的可配置的WCDMA時隙同步匹配濾波器裝置，其特征在于輸入的基帶數(shù)字采樣信號為2倍或多倍的碼片速率。
全文摘要
本發(fā)明公開了一種可配置的W－CDMA時隙同步匹配濾波器裝置,增強了匹配濾波的靈活性和魯棒性。該裝置以一個實現(xiàn)復雜度較小的8級運算處理、255×N階延時的基本匹配濾波器結構為基礎,對輸入數(shù)據和每一級運算的輸出結果采用可配置的降數(shù)據比特數(shù)的處理方法。對第一級輸入數(shù)據采用多個比特的限幅、舍入相結合的處理方法,將輸入數(shù)據位數(shù)限制在固定長度上,這樣可以在控制整體實現(xiàn)規(guī)模的基礎上適應輸入信號強度的變化。對中間運算結果的處理使每一級運算不增加進入下一級運算的數(shù)據的比特數(shù),這樣的處理可以保證在較低的實現(xiàn)復雜度下獲得較好的匹配性能。各級處理的可配置性在提供靈活性的同時保證了獲得最佳性能的可能性。
文檔編號H03H17/02GK1347217SQ0113671
公開日2002年5月1日 申請日期2001年10月22日 優(yōu)先權日2001年10月22日
發(fā)明者趙明, 許希斌, 周春暉 申請人:信息產業(yè)部電信傳輸研究所, 清華大學