專利名稱：基座自動偏壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基座自動偏壓電路，特別涉及一種以簡單的電路，自動將電路的基準(zhǔn)偏壓至正確電壓電平。
背景技術(shù)：
隨著集成電路的進(jìn)步與混合式電路的發(fā)展，電路利用數(shù)個不同電壓電平的電壓源以資工作，亦日益普遍，如電荷泵、液晶顯示推動器、鼠標(biāo)電路等..等，皆利用數(shù)個不同電壓電平的電壓源，以供應(yīng)電路操作所需要的電源，而當(dāng)電路初始工作時，系統(tǒng)的最高工作電壓往往不明確，是故，如何將基座偏壓至正確電壓電平，以避免額外的基座電流造成鎖定(Latch up)效應(yīng)，是必要解決的重要課題。
如圖1所繪示公知電壓比較電路圖形，兩個不同電壓源VDD與Vpp，分別經(jīng)由兩個串聯(lián)電阻R1～R4而接到接地電壓，然后經(jīng)由一比較器8來判別兩者電壓的大小。由于電阻所占用的面積很大，往往在設(shè)計上造成成本大幅提高的情形。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的在于提出一種簡單電路，達(dá)到基座正確偏壓的效果，為達(dá)上述目的，本發(fā)明利用一比較器，其比較結(jié)果經(jīng)過一控制電路后，用以控制開關(guān)的切換，而得到電路的最高電壓，并利用此電壓將基座偏壓至正確電壓電平。
本發(fā)明提供一種基座自動偏壓電路，在一第一電壓源與一第二電壓源之間，選擇較高電平的電壓，來作為一基座電壓信號。
其中基座自動偏壓電路包括由一比較器、一移位控制電路以及一開關(guān)電路所構(gòu)成。其中，比較器接收第一電壓源與第二電壓源后，比較產(chǎn)生一比較信號。而移位控制電路接收比較信號與基座電壓信號后，送出第一控制信號與第二控制信號。至于開關(guān)電路則接收第一電壓源、第二電壓源、第一控制信號以及第二控制信號后，送出基座電壓信號。上述比較器還包括第一PMOS晶體管的源極與基極共同連接到第一電壓源，其柵極連接到其漏極。第二PMOS晶體管，其源極與其基極共同連接第二電壓源，其柵極連接到第一PMOS晶體管的柵極，其漏極送出比較信號。第一NMOS晶體管，其漏極與其柵極共同連接到第一PMOS晶體管的漏極，其源極連接到一接地電壓。第二NMOS晶體管，其漏極連接到第二PMOS晶體管的漏極，其柵極連接到第一NMOS晶體管的柵極，其源極連接接地電壓。
至于，移位控制電路可包括第一反向器接收比較信號與基座電壓信號后，送出一第一反向信號。第二反向器接收第一反向信號與基座電壓信號后，送出第一控制信號。以及第三反向器接收第一控制信號與基座電壓信號，并送出第二控制信號。上述第一反向器也可以使用史密特觸發(fā)器取代。
而移位控制電路可包括第三PMOS晶體管，其源極連接基座電壓信號，其漏極送出第一控制信號，其柵極送出第二控制信號。第四PMOS晶體管，其源極連接基座電壓信號，其漏極連接第三PMOS晶體管的柵極，其柵極連接第三PMOS晶體管的漏極。第三NMOS晶體管，其漏極連接到第三PMOS晶體管的漏極，其柵極接收比較信號，其源極連接接地電壓。第四反向器，接收比較信號，送出一第四反向信號。以及第四NMOS晶體管，其漏極連接到第四PMOS晶體管的漏極，其柵極接收第四反向信號，其源極連接接地電壓。
對于開關(guān)電路則可包括第五PMOS晶體管，其柵極接收第一控制信號，其源極與其基極共同連接到基座電壓信號，其漏極連接到第一電壓源。以及第六PMOS晶體管，其柵極接收該第二控制信號，其源極與其基極共同連接到該基座電壓信號，其漏極連接到該第二電壓源。
此外，本發(fā)明也可為另外一種基座自動偏壓電路，在一第一電壓源與一第二電壓源之間，選擇較高電平的電壓，來作為一基座電壓信號。
其中基座自動偏壓電路包括比較器接收一第一電壓源與一第二電壓源后，比較產(chǎn)生一比較信號。移位控制電路，接收比較信號與基座電壓信壓后，送出一第一控制信號與一第二控制信號。以及開關(guān)電路接收第一電壓源、第二電壓源、第一控制信號以及第二控制信號后，送出基座電壓信號。而比較器還包括一電流源產(chǎn)生一參考電流。一第一PMOS晶體管，其源極與其基極共同連接第一電壓源，其柵極連接到其漏極。一第二PMOS晶體管，其源極與其基極共同連接第二電壓源，其柵極連接到第一PMOS晶體管的柵極，其漏極送出比較信號。一第一NMOS晶體管，其漏極與其柵極共同連接到電流源，其源極連接到接地電壓。第二NMOS晶體管，其漏極連接到第一PMOS晶體管的漏極，其柵極連接到第一NMOS晶體管的柵極，其源極連接到一接地電壓。以及第三NMOS晶體管，其漏極連接到該第二PMOS晶體管的漏極，其柵極連接到該第一NMOS晶體管的柵極，其源極連接到該接地電壓。
而移位控制電路與上述構(gòu)造相同可由三個反向器所構(gòu)成，移位控制電路與上述構(gòu)造相同可由兩個PMOS晶體管、兩個NMOS晶體管、一個反向器所構(gòu)成。開關(guān)電路則與上述構(gòu)造相同由兩PMOS晶體管構(gòu)成。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細(xì)說明如下；


圖1所繪示公知電壓比較電路圖形；圖2繪示依照本發(fā)明一較佳實施例的一種基座自動偏壓電路方塊圖形；圖3A繪示圖2中比較器的一實施例；圖3B繪示圖2中比較器的另一實施例；圖4A繪示圖2中移位控制電路的一實施例；圖4B繪示圖2中移位控制電路的另一實施例；圖5繪示圖2中開關(guān)電路線路圖形的實施例；圖6繪示圖2的實際線路圖形的實施例；以及圖7繪示根據(jù)本發(fā)明的圖6所示的基座自動偏壓電路的模擬結(jié)果。
具體實施例方式
參照圖2，其繪示的是依照本發(fā)明一較佳實施例的一種基座自動偏壓電路方塊圖。
本發(fā)明的基座自動偏壓電路能夠在一第一電壓源V1與一第二電壓源V2之間，選擇較高電平的電壓，來作為一基座電壓信號Vpp。在圖中我們可以看出本發(fā)明的基座自動偏壓電路由一比較器10、一移位控制電路12以及一開關(guān)電路14所構(gòu)成。
首先在運作時，比較器10接收一第一電壓源V1與一第二電壓源V2比較后，產(chǎn)生一比較信號CMPO，即可得出電壓源V1、V2何者為電路中最高電位，而比較器10并將比較信號CMPO送到移位控制電路12。移位控制電路12根據(jù)所接收的移位控制電路12進(jìn)行判斷，來送出第一控制信號SW1與第二控制信號SW2到開關(guān)電路14，其中第一控制信號SW1與第二控制信號SW2電壓電平足以控制開關(guān)的開啟或關(guān)閉。開關(guān)電路14除第一控制信號SW1以及第二控制信號SW2外，并接收第一電壓源V1與第二電壓源V2，來控制電路中最高電壓Vpp，由V1或V2何者來提供。此外，基座電壓信號Vpp也會回送到移位控制電路12，藉以提供移位控制器12的電源使用。
接著，在圖3A繪示圖2中比較器的一種線路圖形。在圖中我們可以看出比較器包括由兩個PMOS晶體管16、18，以及兩個PMOS晶體管20、22所構(gòu)成。其中PMOS晶體管16的源極與基極共同連接到第一電壓源V1，其柵極連接到其漏極。而PMOS晶體管18的源極與基極共同連接到第二電壓源V2，其柵極連接到PMOS晶體管16的柵極，其漏極送出比較信號CMPO。至于，NMOS晶體管20的漏極與柵極共同連接到PMOS晶體管的漏極，其源極連接到一接地電壓Vss。而NMOS晶體管22的漏極連接到PMOS晶體管18的漏極，其柵極連接到NMOS晶體管22的柵極，其源極連接接地電壓Vss。
在運作時，晶體管16～22形成一電位比較器，圖3A中的Ibias可由晶體管16、20的外觀比(Aspectratio)決定，當(dāng)V2＞V1時PMOS晶體管18的柵源極電壓差Vgs_18大于PMOS晶體管16的柵源極電壓差Vgs_16(即Vgs_18＞Vgs_16)，由于PMOS晶體管16、18是匹配元件且沒有基體效應(yīng)(body effect)，所以其閾值電壓(Threshold voltage)Vt也會匹配，因此Id_18＞Ibias，而使CMPO被提升至高電壓。反之，若V2＜V1，CMPO被拉至低電位。
另外，在圖3B繪示圖2中比較器的另一種線路圖形。在圖中我們可以看出比較器包括由兩個PMOS晶體管24、26，三個NMOS晶體管28、30、32以及一個電流源34所構(gòu)成。其中，電流源34產(chǎn)生一參考電流Ibias。PMOS晶體管24的源極與基極共同連接第一電壓源V1，柵極連接到漏極。而PMOS晶體管26的源極與基極共同連接第二電壓源V2，其柵極連接到PMOS晶體管24的柵極，其漏極送出比較信號CMPO。至于NMOS晶體管32的漏極與柵極共同連接到電流源34，其源極連接到接地電壓Vss。NMOS晶體管28的漏極連接到PMOS晶體管24的漏極，其柵極連接到NMOS晶體管32的柵極，其源極連接到一接地電壓Vss。而NMOS晶體管30的漏極連接到PMOS晶體管26的漏極，柵極連接到NMOS晶體管32的柵極，其源極連接到接地電壓Vss。
其中，在圖3B的另一種比較器線路，是利用電流源產(chǎn)生的一電流Ibias，將NMOS晶體管28、30偏壓使其漏極端的電流是電流源的鏡像，并經(jīng)由PMOS晶體管24產(chǎn)生一偏壓VB，其中V1-VB=Vt+Ibias12μnCox*WL=Vgs_24]]>因此，當(dāng)V2＞V1的Vgs_26為Vgs_26=Vgs_24+(V2-V1)=Vt+Ibias12μnCox*WL+(V2-V1)]]>所以Id_26=12μnCox(WL)(Vgs_26-VT)2=Ibias+ΔI;]]>其中ΔI=212μnCox(WL)Ibias*(V2-V1)+12μnCox(WL)(V2-V1)2]]>所以Id_26＝Ibias+ΔI＞Ibias，而使CMPO被提升至高電位，反之，若V2＜V1，CMPO被拉至低電位。
接著，在圖4A繪示圖2中移位控制電路的一種線路圖形。在圖中我們可以看出移位控制電路包括由三個反向器36、38、40所構(gòu)成。第一反向器36接收比較信號CMPO與基座電壓信號Vpp后，送出第一反向信號42。第二反向器38接收第一反向信號42與基座電壓信號Vpp后，送出第一控制信號SW1。至于第三反向器40則接收第一控制信號SW1與基座電壓信號Vpp，并送出第二控制信號SW2。
此外，在圖4B繪示圖2中移位控制電路的另一種線路圖形。由圖中我們可以看出控制電路由兩個PMOS晶體管44、46，兩個NMOS晶體管48、50以及一個反向器52所構(gòu)成。其中，PMOS晶體管44的源極連接基座電壓信號Vpp，漏極送出第一控制信號SW1，柵極送出第二控制信號SW2。PMOS晶體管46的源極連接基座電壓信號Vpp，其漏極連接PMOS晶體管44的柵極，其柵極連接PMOS晶體管44的漏極。至于NMOS晶體管48的漏極連接到PMOS晶體管44的漏極，其柵極接收比較信號CMPO，其源極連接接地電壓Vss。而反向器52則接收比較信號，送出一反向信號53。NMOS晶體管50的漏極連接到PMOS晶體管46的漏極，其柵極接收反向信號54，其源極連接接地電壓Vss。
在圖4A為控制電路圖形的第一反向器36，也可使用史密特觸發(fā)器(Smith trigger)連接于CMPO，以防止電壓源的噪音干擾CMPO，而導(dǎo)致錯誤信號的產(chǎn)生。另外為能有效控制開關(guān)電路，控制電路的工作電壓必須為系統(tǒng)的最高電壓(即Vpp)，由于控制電路僅于暫態(tài)時耗些許電流，穩(wěn)態(tài)時并不消耗電流，所以Vpp并不需要有提供大電流的能力。
接著，在圖5繪示圖2中開關(guān)電路線路圖形。在圖中我們可以看出開關(guān)電路包括由兩個PMOS晶體管54、56所構(gòu)成。PMOS晶體管54的柵極接收第一控制信號SW1，其源極與其基極共同連接到基座電壓信號Vpp，其漏極連接到第一電壓源V1，而PMOS晶體管56的柵極接收第二控制信號SW2，其源極與其基極共同連接到基座電壓信號Vpp，其漏極連接到第二電壓源V2。
在圖5中PMOS晶體管54、56分別控制V1，V2至Vpp的路徑，當(dāng)V2＞V1時，SW2＝0V，SW1＝Vpp，所以Vpp＝V2，反之V2＜V1，則Vpp＝V1，需注意的是SW1，SW2為高電位時，必須被提升至Vpp，否則將無法有效地將開關(guān)關(guān)閉。
而Vpp產(chǎn)生后，即可作為PMOS的基座偏壓的電位，如此即可確保PMOS的基座不會有順向偏壓電流的產(chǎn)生，故可避免鎖定現(xiàn)象的發(fā)生，再者，若V1、V2產(chǎn)生變動，本發(fā)明的電路也可即時檢測并即時反應(yīng)而改變Vpp的值，固可確保電路操作的安全性。
為更清楚本發(fā)明實施例的基座自動偏壓電路，在此以圖6繪示圖2的實際線路圖形。在此由圖3A與圖3B的比較器中，取圖3A作為實施例，而圖4A與圖4B的控制電路中，取圖4A作為實施例。得到圖6的圖形的號碼使用原先號碼，其作用于上面已作詳述，所以在此不再重復(fù)說明。
接著，在圖7繪示本發(fā)明實施例的基座自動偏壓電路的模擬結(jié)果。由圖7可知當(dāng)V2＞V1時，CMPO變成高電位，使得SW2為低電位，SW1為高電位，Vpp則由V1電壓變成V2的電壓。
本發(fā)明的基座自動偏壓電路，利用一比較器，將其比較結(jié)果經(jīng)過一控制電路后，以控制開關(guān)的切換，而得到電路的最高電壓，并利用此電壓將基座偏壓至正確電壓電平。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種基座自動偏壓電路，應(yīng)用于集成電路裝置中使基座偏壓至正確電位，包括一比較器，比較多個電壓源并產(chǎn)生一比較信號輸出；一移位控制電路，根據(jù)該比較信號，送出多個對應(yīng)該些電壓源的控制信號；以及一開關(guān)電路，根據(jù)該些控制信號，決定該些電壓源的一輸出做為基座電壓；其中該基座電壓還被提供至該移位控制電路以做為電源使用。
2.如權(quán)利要求1所述的基座自動偏壓電路，其中該比較器還包括一第一PMOS晶體管，其源極與其基極共同連接到該第一電壓源，其柵極連接到其漏極；一第二PMOS晶體管，其源極與其基極共同連接該第二電壓源，其柵極連接到該第一PMOS晶體管的柵極，其漏極送出該比較信號；一第一NMOS晶體管，其漏極與其柵極共同連接到第一PMOS晶體管的漏極，其源極連接到一接地電壓；以及一第二NMOS晶體管，其漏極連接到該第二PMOS晶體管的漏極，其柵極連接到該第一NMOS晶體管的柵極，其源極連接該接地電壓。
3.如權(quán)利要求1所述的基座自動偏壓電路，其中該比較器還包括一電流源，產(chǎn)生一參考電流；一第一PMOS晶體管，其源極與其基極共同連接該第一電壓源，其柵極連接到其漏極；一第二PMOS晶體管，其源極與其基極共同連接該第二電壓源，其柵極連接到該第一PMOS晶體管的柵極，其漏極送出該比較信號；一第一NMOS晶體管，其漏極與其柵極共同連接到該電流源，其源極連接到該接地電壓；一第二NMOS晶體管，其漏極連接到第一PMOS晶體管的漏極，其柵極連接到該第一NMOS晶體管的柵極，其源極連接到一接地電壓；以及一第三NMOS晶體管，其漏極連接到該第二PMOS晶體管的漏極，其柵極連接到該第一NMOS晶體管的柵極，其源極連接到該接地電壓。
4.如權(quán)利要求1所述的基座自動偏壓電路，其中該移位控制電路包括一第一反向器，接收該比較信號與該基座電壓信號后，送出一第一反向信號；一第二反向器，接收該第一反向信號與該基座電壓信號后，送出該第一控制信號；以及一第三反向器，接收該第一控制信號與該基座電壓信號，并送出該第二控制信號。
5.如權(quán)利要求1所述的基座自動偏壓電路，其中該第一反向器是使用史密特觸發(fā)器。
6.如權(quán)利要求1所述的基座自動偏壓電路，其中該移位控制電路包括一第三PMOS晶體管，其源極連接該基座電壓信號，其漏極送出該第一控制信號，其柵極送出該第二控制信號；一第四PMOS晶體管，其源極連接該基座電壓信號，其漏極連接該第三PMOS晶體管的柵極，其柵極連接該第三PMOS晶體管的漏極；一第三NMOS晶體管，其漏極連接到該第三PMOS晶體管的漏極，其柵極接收該比較信號，其源極連接該接地電壓；一第四反向器，接收該比較信號，送出一第四反向信號；以及一第四NMOS晶體管，其漏極連接到該第四PMOS晶體管的漏極，其柵極接收該第四反向信號，其源極連接該接地電壓。
7.如權(quán)利要求1所述的基座自動偏壓電路，其中該開關(guān)電路包括一第五PMOS晶體管，其柵極接收該第一控制信號，其源極與其基極共同連接到該基座電壓信號，其漏極連接到該第一電壓源；以及一第六PMOS晶體管，其柵極接收該第二控制信號，其源極與其基極共同連接到該基座電壓信號，其漏極連接到該第二電壓源。
全文摘要
一種基座自動偏壓電路，可自動偵測電路的最高的電壓電源，并根據(jù)檢測結(jié)果，自動將電路的基準(zhǔn)偏壓至正確電壓電平。本發(fā)明利用一比較器，其比較結(jié)果經(jīng)過一控制電路后，用以控制開關(guān)的切換，而得到電路的最高電壓，并利用此電壓將基座偏壓至正確電壓電平，本發(fā)明能以簡單的電路，達(dá)到將基座正確偏壓的效果。
文檔編號H03K19/00GK1411148SQ01140950
公開日2003年4月16日 申請日期2001年9月27日 優(yōu)先權(quán)日2001年9月27日
發(fā)明者吳高彬, 姜勝祥 申請人:義隆電子股份有限公司