專利名稱：低工作電壓定電流電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路，尤其是一種令參考電流源與輸出電流間可為任何放大比例，且多組電源流同時(shí)工作時(shí)各個(gè)獨(dú)立而不致相互干擾的低工作電壓定電流電路。
背景技術(shù)：
圖1為習(xí)知的Bipolar晶體管電流鏡電路，圖中又可區(qū)分為NPN晶體管電流鏡電路(如圖1A所示)及PNP晶體管電流鏡電路(如圖1B所示)，其運(yùn)作原理是完全相同的。假設(shè)電流鏡兩側(cè)的NPN(或是PNP)晶體管元件大小幾何完全相同的話，由圖1可看出兩側(cè)的NPN(或是PNP)元件基極(Base)及射極(Emitter)是接在一起的，因此VBE1＝VBE2，則輸入電流I1將幾乎等于輸出電流I2，其差異在于輸入電流I1須額外提供基極電流IB給電流鏡兩側(cè)的晶體管，其相互關(guān)系為I2＝I1×β/(β+2)，其中β為Bipolar元件的順向電流增益，其定義為β＝IC/IB，其典型值約在數(shù)十至數(shù)百之間，此值與元件類型及幾何形狀有關(guān)系，且與制程參數(shù)及工作溫度有關(guān)系。因此I1與I2的相互關(guān)系會(huì)隨著β值而產(chǎn)生變化，β值越低，IB就越大，因此I1與I2的差異就越大。此電路由一組參考電流輸入(電流鏡左側(cè))來產(chǎn)生一組輸出電流輸出(電流鏡右側(cè))，對(duì)于電源電流的消耗相當(dāng)大，因此并不適用于多組且大電流輸出的應(yīng)用。
若圖1電流鏡電路左右兩側(cè)的比值不是1∶1的關(guān)系，而是1∶N的關(guān)系的話，則輸出端電流將有放大的效果，輸出端電流I2≈N×I1，其精確的關(guān)系為I2＝I1×β/(β+1+N)。因此當(dāng)N接近于β值時(shí)，電流放大的倍數(shù)將會(huì)急驟的縮小，這項(xiàng)因素限制了該電流鏡電路電流放大的比例，另外由于Bipolar晶體管元件無法做精確的分割，所以僅能提供整數(shù)倍率的放大，例如1∶5，2∶3，10∶7等等，這也限制了此類電流鏡電路電流可放大的比例。
圖2為習(xí)知的CMOS晶體管電流鏡電路，圖中又可區(qū)分為NMOS晶體管電流鏡電路(如圖2A所示)及PMOS晶體管電流鏡電路(如圖2B所示)，其運(yùn)作原理與Bipolar晶體管電流鏡電路是完全相同的。當(dāng)電流鏡兩側(cè)的NMOS(或是PMOS)晶體管元件大小幾何(L，W)完全相同時(shí)，由于柵極(Gate)電壓及源極(Source)完全相同，VGS1＝VGS2，且柵極無須任何輸入驅(qū)動(dòng)電流，所以輸入電流I1將等于輸出電流I2，唯一的差異在于輸出端電流斜率并非為零，而是隨著輸出電壓VDS2做緩慢的變化，因此當(dāng)輸出電壓VDS2不等于柵極電壓VGS2時(shí)，輸入電流I1與輸出電流I2將有些微的差距。
由于CMOS元件幾何形狀(L，W)為可調(diào)整的，因此CMOS晶體管電流鏡電路可輕易的做成非整數(shù)比例的電流放大電流鏡電路，而且由于無須擔(dān)心柵極電流對(duì)于輸入電流的影響，也可輕易完成大倍數(shù)電流的放大，但是由于CMOS晶體管元件天生的低電流驅(qū)動(dòng)能力、低轉(zhuǎn)導(dǎo)值(Transconductance，gm)、耐電壓及ESD等問題，因此在需要較大輸出電流及高耐電壓的場合，以CMOS晶體管做成的電流鏡電路常常會(huì)比Bipolar晶體管做成的電流鏡電路的面積為大，因而增加了電路所須的成本。
圖3為習(xí)知的具增益的Bipolar晶體管電流鏡電路，圖中同樣又區(qū)分為NPN晶體管及PNP晶體管兩種類型。此類電流鏡電路加上一額外的增益晶體管來提供電流鏡輸入輸出端所須的基極電流，輸入電流I1與輸出電流I2的相互關(guān)系變?yōu)镮2＝I1×(β2+β)/(β2+β+2)，不論分子分母皆變成β的平方關(guān)系，因此常數(shù)項(xiàng)2就顯得微不足道，此時(shí)輸入電流I1與輸出電流I2的比例會(huì)變得相當(dāng)準(zhǔn)確，不易受到β變化的影響，電流放大比例也不限定于1∶1的關(guān)系，1∶N的關(guān)系可輕易的達(dá)到，只要N遠(yuǎn)小于β2即可(因?yàn)镮2＝I1×(β2+β)/(β2+β+N+1)。若將額外增加的增益晶體管換成一個(gè)達(dá)靈頓對(duì)(Darlington Pair)的話，則輸入電流I1與輸出電流I2的比例會(huì)變得更為準(zhǔn)確，且放大比例N也可更大(只要遠(yuǎn)小于β3即可)。
然而，圖3的電路運(yùn)用在一些負(fù)載電路上沒有問題，但是在某些應(yīng)用上則會(huì)有意想不到的問題發(fā)生，例如開集極(Open-Collector)的應(yīng)用，當(dāng)輸出端有接負(fù)載且工作于順向活性區(qū)(Forward Active Region)時(shí)其工作仍然正常，但當(dāng)輸出端浮接或是工作于飽和區(qū)(Saturation Region)時(shí)，此時(shí)會(huì)有一極大的電流由電源經(jīng)增益用晶體管流向輸出端晶體管，造成額外的電源耗電流及發(fā)熱，且基極互相連接的所有晶體管都會(huì)受到影響而大幅降低電流，而不論各個(gè)晶體管是否有接負(fù)載及其原先的工作區(qū)域?yàn)楹巍?br> 圖4為習(xí)知以MOS作為增益晶體管的Bipolar晶體管電流鏡電路，圖3中以NPN或PNP晶體管構(gòu)成的增益晶體管換成了NMOS或PMOS晶體管，如此的改變將使得電流鏡兩側(cè)晶體管所須的基極電流完全由NMOS晶體管(PMOS晶體管)來提供，完全不會(huì)影響輸入端的電流，因此完全不受β值變化的影響，對(duì)于制程飄移及工作溫度完全不敏感，因此只要MOS增益晶體管的電流驅(qū)動(dòng)能力夠大的話，輸出電流I2可無限制的放大。
然而，圖4的電路設(shè)計(jì)當(dāng)然也存在輸出端浮接或是工作于飽和區(qū)(Saturation Region)時(shí)所產(chǎn)生的大電源電流及所有輸出端同時(shí)受到單一輸出端不正常工作的影響等問題。此外由于額外增加了一個(gè)增益晶體管，輸入端所須要的壓降至少要有VBE+VBE或是VBE+VGS才能確保工作正常，此額外增加的壓降VBE或VGS，限制了此類電流鏡電路在低電源電壓時(shí)的應(yīng)用。
圖5為具開關(guān)的習(xí)用Bipolar晶體管電流鏡電路，其中開關(guān)電路可由NMOS、PMOS或CMOS傳輸柵(Trans-mission Gate)實(shí)現(xiàn)。各個(gè)傳輸柵TG必須完全相同(包含幾何大小W/L，幾何形狀以及偏壓等等)才能確保電流鏡正常的功能，其中輸入端的傳輸柵TG僅供平衡輸出入端的負(fù)載之用，因此是永遠(yuǎn)打開的狀態(tài)，每個(gè)輸出端都有一傳輸柵TG來做個(gè)別的開關(guān)及切換控制，因此可輕易的控制輸出端電流的開關(guān)狀態(tài)，如果能預(yù)知或偵測輸出端的浮接與否及工作狀態(tài)的話，則可對(duì)針對(duì)各別的輸出端來做控制或切換，若是無此類電路的加入的話，其實(shí)傳輸柵本身的阻抗及壓降亦會(huì)降低及限制此類不正常的大電流，因此也同時(shí)降低各個(gè)輸出端相互之間的影響與干擾。
若輸出端的放大比例大于1時(shí)，則傳輸柵與Bipolar晶體管須以相同的比例放大，例如若電流放大倍數(shù)為三倍的話，則傳輸柵大小(W/L)放大三倍而Bipolar晶體管也同時(shí)增大三倍(原大小重覆復(fù)制三次)，如此才能確保在傳輸柵TG上的壓降VTG完全相同(NPN晶體管的基極電壓也才會(huì)相同)。
然而此類電流鏡的基極電流IB完全由輸入電流I1來提供，因此電流鏡的功能隨著β的變化影響很大，若要改善此問題可采用如圖3及圖4所使用的增益晶體管或是達(dá)靈頓對(duì)來改善。另外傳輸柵所產(chǎn)生的壓降VTG亦會(huì)使得此類電流鏡電路又需要額外的電壓才可正常工作，因此對(duì)于低工作電壓的應(yīng)用上更為不利。
圖6為習(xí)知的定電流源電路，其組成包含左側(cè)的參考電流源電路以及右側(cè)的電流鏡電路(以虛線隔開)，輸出端定電流源數(shù)目通常為8Bit或16Bit。參考電流源電路是由能帶間隙(Band-Gap)電壓產(chǎn)生器及PMOS電流鏡所組成(所有MOS電路皆可由Bipolar相對(duì)應(yīng)的元件所取代)，因此對(duì)于溫度改變所產(chǎn)生的影響相當(dāng)小，所以其所產(chǎn)生的參考電流對(duì)溫度變化極不敏感，右側(cè)的電流鏡電路由于是采用NPN增益晶體管來提供所有輸出端的基極電流，如此反而因此造成對(duì)溫度及制程的敏感因素，若是將其改成NMOS增益晶體管或是達(dá)靈頓對(duì)電路的話，則可降低此不穩(wěn)定的因素。
但圖6所示的習(xí)知定電流源電路在低電源電壓的應(yīng)用上是相當(dāng)受限的，例如針對(duì)右側(cè)電流鏡電路的最低工作電壓加以分析，此電壓至少要大于VBER+VTG+VBEG+VDSR，這對(duì)于3.3V以下的工作電壓而言是一大考驗(yàn)，因此亟須尋求另一種電路實(shí)行的方式來解決此問題。另外此電路的輸出電流亦會(huì)隨著輸出電流導(dǎo)通的數(shù)目改變而受到些微的影響，其原因是因?yàn)樵鲆婢w管的壓降VBEG會(huì)隨著所須要的基極電流而改變(若用MOS來做增益晶體管的話，其變化更為明顯)，因而影響到VDSR，另外基極電流本身也會(huì)消耗部份的參考電流IR等因素交互作用，這些都會(huì)造成輸出電流隨著輸出端導(dǎo)通的數(shù)目增加而降低。
要根本解決圖6習(xí)知電路所產(chǎn)生的問題須從幾個(gè)方面著手，一方面是要讓VDSR成為一固定值，即不受輸出電流導(dǎo)通的數(shù)目所影響，一方面則是要降低或消除VBEG及VTG，另一方面參考電流不可受到輸出電流導(dǎo)通數(shù)目的影響，即參考電流須與基極電流隔開。

發(fā)明內(nèi)容
故本發(fā)明主要目的在提供一種令參考電流源與輸出電流間可為任何放大比例，且多組電源流同時(shí)工作時(shí)各個(gè)獨(dú)立而不致相互干擾之定電流電路。
為達(dá)成前述目的，本發(fā)明提出一種低工作電壓定電流電路，包括一參考電流源與一電流鏡電路，其特征是在該參考電流源與該電流鏡之間設(shè)有一控制電路，該控制電路包括一個(gè)運(yùn)算放大器、晶體管及傳輸柵等電路，該控制電路利用運(yùn)算放大器將參考電流源的輸出電壓VCER與該控制電路內(nèi)部或外部產(chǎn)生參考電壓做比較，進(jìn)而控制輸入/輸出端晶體管的基極電壓(VBER及VBEO)及基極電流；又傳輸柵除了作為電流源的控制開關(guān)之外，同時(shí)亦可用以控制甚至消除電流源輸出端開集極(Open-Collector)應(yīng)用時(shí)所產(chǎn)生的耗電及干擾問題，故該控制電路不僅可工作于極低的電源電壓，且亦會(huì)大幅降低或消除傳統(tǒng)單一個(gè)Bipolar或MOS晶體管所產(chǎn)生的額外電壓降，而參考電流源的輸出電壓VCER亦不受輸出電流的影響，且運(yùn)算放大器亦不會(huì)影響參考電流源的電流IR，因而可完全解決傳統(tǒng)Bipolar電流源電路所產(chǎn)生的問題。


為使貴審查委員進(jìn)一步了解前述目的及本發(fā)明之技術(shù)特徵，茲附以圖式詳細(xì)說明如后(一)圖式部分圖1A、B習(xí)用Bipolar晶體管電流鏡電路的電路圖；圖2A、B習(xí)用CMOS晶體管電流鏡電路的電路圖；圖3A、B習(xí)用具增益的Bipolar晶體管電流鏡電路的電路圖；圖4A、B習(xí)用具M(jìn)OS增益晶體管的Bipolar晶體管電流鏡電路的電路圖；圖5習(xí)用具開關(guān)的Bipolar晶體管電流鏡電路的電路圖；圖6習(xí)用定電流源電路的電路圖；圖7A、B本發(fā)明的電路方塊圖；圖8A～L本發(fā)明定電流源電路的不同實(shí)施例圖；圖9本發(fā)明定電流源電路的又一實(shí)施例圖；圖10本發(fā)明定電流源電路的再一實(shí)施例圖；
圖11～圖16本發(fā)明定電流源電路的其他實(shí)施例圖。
(二)圖號(hào)部分10運(yùn)算放大器 20傳輸柵具體實(shí)施方式
圖7為本發(fā)明的方塊圖，包含了電流鏡電路及控制電路，圖中包含兩種型態(tài)的電流源電路，圖7A為流入型(Sink-Type)電流源電路，圖7B為流出型(Source-Type)電流源電路，其二者均將傳統(tǒng)電流鏡電路的輸入(左側(cè)參考電流源)及輸出端(電流鏡右側(cè))分開，并在中央加入一控制電路，該控制電路不同于以往的電路那樣直接連接的單一個(gè)Bipolar晶體管或是MOS晶體管或者甚至是達(dá)靈頓對(duì)(Darlinton Pair)電路，請(qǐng)參閱圖8A所示，其包括一個(gè)OP運(yùn)算放大器、晶體管及傳輸柵等電路，該控制電路利用OP運(yùn)算放大器將參考電流源的輸出電壓VCER與該控制電路內(nèi)部或外部產(chǎn)生參考電壓做比較，進(jìn)而控制輸入/輸出端晶體管的基極電壓(VBER及VBEO)及基極電流，又傳輸柵除了作為電流源的控制開關(guān)之外，同時(shí)亦可用以控制甚至消除電流源輸出端開集極(Open-Collector)應(yīng)用時(shí)所產(chǎn)生的耗電及干擾問題，故該控制電路不僅可工作于極低的電源電壓，而且它也會(huì)大幅降低或消除傳統(tǒng)單一個(gè)Bipolar或是MOS晶體管所產(chǎn)生的額外電壓降，而參考電流源的輸出電壓VCER也不會(huì)受到輸出電流的影響，且OP運(yùn)算放大器也不會(huì)影響參考電流源的電流IR，因此可完全解決傳統(tǒng)Bipolar電流源電路所產(chǎn)生的問題。而輸出端可由一組延伸成N組，所有輸出電流均由一組共同的參考輸入所產(chǎn)生，故可大幅消除各個(gè)輸出電流之間的誤差，而且輸出的數(shù)目可隨應(yīng)用任意調(diào)整。
圖8A至8L是本發(fā)明不同實(shí)施態(tài)樣的定電流源電路，其中前述的控制電路已分別由OP運(yùn)算放大器10，MOS或Bipolar晶體管及傳輸柵20所取代(其分別以虛線框區(qū)隔控制電路與電流鏡)。其中，運(yùn)算放大器10的一輸入端固定連接接于參考電流源的輸出端(即NPN晶體管的集極)，其另一端點(diǎn)的接線法則有許多的變化，例如圖8A及圖8B所示電路連接于MOS的源極(Source)，此一接線方法可讓MOS的源極(Source)電壓等于參考電流源的輸出端，其可使電路具有增加一MOS晶體管所產(chǎn)生的優(yōu)點(diǎn)，又不致產(chǎn)生一額外臨界電壓(ThresholdVoltage)降。
圖8C及圖8D所示電路中，運(yùn)算放大器10另一端點(diǎn)連接于一外部的“固定”電壓，該電壓可任意選定及調(diào)整以符合各種電路的需求。當(dāng)然此電壓不宜過高或過低，或是容易受到其他因素的影響，否則會(huì)大大減低此電路的優(yōu)點(diǎn)。
圖8E及圖8F所示電路則將運(yùn)算放大器10接成一正向放大器，并且控制MOS晶體管，因此參考電流源的輸出端會(huì)比MOS晶體管的源極(Source)電壓還要低，此一正向放大器的放大倍率亦可自由選定，放大倍率越大則可工作的電壓越低，惟應(yīng)注意晶體管是否已進(jìn)入飽和區(qū)及運(yùn)算放大器10是否仍工作在正常的共模區(qū)。
圖8G及圖8H所示電路則是令參考電流源的電壓等于NPN晶體管的基極(Base)電壓，其令NPN(或PNP)晶體管的基極(Base)與集極(Collector)產(chǎn)生虛短路(Virtual Short)的現(xiàn)象，其效果相當(dāng)于傳統(tǒng)電流鏡電路直接將NPN晶體管的基極(Base)與集極(Collector)連接在一起。
圖8I及圖8J所示電路則是將圖8G及圖8H的電路中的NMOS(或PMOS)晶體管換成了NPN(或PNP)晶體管，事實(shí)上，圖8A至8F的電路中的NMOS(或PMOS)均可由NPN(PNP)來取代。
圖8K及圖8L所示電路是將圖8A及圖8B的電路改成兩個(gè)輸出，藉以說明如何將本發(fā)明延伸成多組輸出。
圖9為本發(fā)明定電流源電路的另一實(shí)施例，其將本發(fā)明的電路(圖8A)應(yīng)用于圖6所示的定電流源電路中。此一組合可解決圖所示電路所有問題，該電路除完全消除增益晶體管所須的額外壓降以外(讓壓降僅變?yōu)檫\(yùn)算放大器10的輸入抵補(bǔ)電壓，Offset Voltage)，也讓VDSR成為一固定值。而且運(yùn)算放大器10本身不需要輸入偏壓電流，因此也不會(huì)影響參考電流IR。運(yùn)算放大器10和晶體管的大小及電流驅(qū)動(dòng)能力均可單獨(dú)調(diào)整，以因應(yīng)不同輸出端數(shù)目(8Bit或16Bit)所需要的電流，此將簡化不同產(chǎn)品及應(yīng)用上的電路修正時(shí)間。圖中傳輸柵20僅使用NMOS電路來實(shí)現(xiàn)，而無須同時(shí)使用PMOS NMOS，如此可令電路更為簡化，該NMOS傳輸柵20除做為各個(gè)輸出端的開關(guān)之外，同時(shí)亦可用以限制輸出端浮接所產(chǎn)生的大電源電流及不同輸出端之間相互干擾等問題。
當(dāng)然NMOS傳輸柵20亦可由PMOS晶體管來取代。如圖10所示，如此的改變將使得輸出端浮接所產(chǎn)生的大電源電流及不同輸出端相互干擾等問題完全消除。而且可使得該電路可工作電壓范圍更為寬廣，其原因謹(jǐn)分析如下由圖9中可發(fā)現(xiàn)NMOS傳輸柵20柵極接到電源電壓，當(dāng)電源電壓改變時(shí)，NMOS傳輸柵20的等效阻抗隨之改變，NMOS傳輸柵20的壓降VTG也會(huì)不同，而且電源電壓若是降低的話，NMOS傳輸柵20的壓降VTG反而增加，因此造成低電源電壓應(yīng)用時(shí)的不利因素。然當(dāng)采用PMOS傳輸柵20時(shí)，由于PMOS傳輸柵20的柵極是接到地電位(Ground)，其電壓差不會(huì)隨著電源電壓而改變，因此PMOS傳輸柵20的等效阻抗不會(huì)隨著電壓而改變，PMOS傳輸柵20的壓降VTG亦為固定值，故可工作的電壓范圍自然可增大。
圖11至圖16為本發(fā)明定電流源電路的其他實(shí)施例，其分別將圖8C、圖8E及圖8G應(yīng)用在圖6的定電流源電路中。圖11及圖12是采用圖8C所示發(fā)明，其將運(yùn)算放大器10的一輸入端接到參考電壓源，若采用能帶間隙參考電壓源(Band-Gap Voltage Reference)，則該點(diǎn)電壓約為1.25V左右而且溫度數(shù)極低，如此接法可讓VDSR更臻固定，完全不受溫度、輸入?yún)⒖茧娏骷拜敵龆藢?dǎo)通數(shù)目的影響。
圖13及圖14是采用圖8E所示發(fā)明，只要運(yùn)算放大器10及NPN晶體管能保持在正常的工作區(qū)域內(nèi)，正向放大的倍率可隨意調(diào)整。圖15及圖16是采用圖8G所示發(fā)明，將NPN晶體管集極及基極端虛短路(VirtualShort)，此端點(diǎn)電壓通常只有0.7V左右，因此可工作的電源電壓范圍最大，但須注意運(yùn)算放大器的共模區(qū)(Common Mode Range)是否仍然正常。
由上述說明可看出本發(fā)明不同實(shí)施例之電路構(gòu)造及其工作原理，其主要經(jīng)由控制電路的控制，使其不僅可工作于極低的電源電壓，同時(shí)可大幅降低或消除習(xí)用定電流源電源中單一Bipolar或MOS晶體管所產(chǎn)生的額外電壓降問題，又參考電流源的輸出電壓VCER不受輸出電流的影響，且運(yùn)算放大器亦不會(huì)影響參考電流源的電流，因而可完全解決習(xí)用電流源電路所產(chǎn)生的問題；故以前述設(shè)計(jì)已具備顯著的實(shí)用性、新穎性與進(jìn)步性，并符合發(fā)明專利要件，爰依法提起申請(qǐng)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟悉此項(xiàng)技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明之保護(hù)范圍當(dāng)視權(quán)利要求書范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種低工作電壓定電流電路，包括一參考電流源與一電流鏡電路，其特征是在該參考電流源與該電流鏡之間設(shè)有一控制電路，該控制電路令參考電流源的輸出電壓與控制電路內(nèi)部或外部產(chǎn)生參考電壓進(jìn)行比較，供產(chǎn)生單一的參考電流源，以控制輸入/輸出端晶體管的基極電壓及基極電流。
2.如權(quán)利要求1所述的低工作電壓定電流電路，其特征是該控制電路包括一個(gè)運(yùn)算放大器、晶體管及傳輸柵；其中，該運(yùn)算放大器的一輸入端固定連接接于參考電流源的輸出端。
3.如權(quán)利要求2所述的低工作電壓定電流電路，其特征是該運(yùn)算放大器的另一端點(diǎn)連接于MOS晶體管的源極，使MOS晶體管的源極電壓等于參考電流源的輸出端。
4.如權(quán)利要求2所述的低工作電壓定電流電路，其特征是該運(yùn)算放大器另一端點(diǎn)連接于一外部的固定電壓，該電壓可任意選定及調(diào)整以符合各種電路的需求。
5.如權(quán)利要求1所述的低工作電壓定電流電路，其特征是該運(yùn)算放大器接成一正向放大器，并且控制MOS晶體管。
6.如權(quán)利要求1所述的低工作電壓定電流電路，其特征是該參考電流源的電壓等于NPN(或PNP)晶體管的基極電壓，其令NPN(或PNP)晶體管的基極與集極產(chǎn)生虛短路現(xiàn)象。
7.如權(quán)利要求1、2、3、4或5所述的低工作電壓定電流電路，其特征是該控制電路中的晶體管為NMOS或PMOS晶體管。
8.如權(quán)利要求1、2、3、4或5所述的低工作電壓定電流電路，其特征是該控制電路中的晶體管為NPN或PNP晶體管。
9.如權(quán)利要求1所述的低工作電壓定電流電路，其特征是該參考電流源由一能帶間隙電壓產(chǎn)生器及PMOS電流鏡所組成；該電流鏡電路于多組NPN晶體管的基極上分設(shè)傳輸柵，并透過傳輸柵與前述參考電流源連接。
10.如權(quán)利要求9所述的低工作電壓定電流電路，其特征是該傳輸柵由NMOS晶體管構(gòu)成。
11.如權(quán)利要求9所述的低工作電壓定電流電路，其特征是該傳輸柵由PMOS晶體管構(gòu)成。
12.如權(quán)利要求9所述的低工作電壓定電流電路，其特征是該運(yùn)算放大器的一輸入端接到參考電壓源，該參考電壓源為一能帶間隙參考電壓源。
13.如權(quán)利要求9所述的低工作電壓定電流電路，其特征是該運(yùn)算放大器接成一正向放大器，并且控制MOS晶體管。
14.如權(quán)利要求9所述的低工作電壓定電流電路，其特征是該NPN晶體管集極及基極端虛短路。
全文摘要
一種低工作電壓定電流電路，包括一參考電流源與一電流鏡電路，在該參考電流源與該電流鏡之間設(shè)有一控制電路，該控制電路令參考電流源的輸出電壓與控制電路內(nèi)部或外部產(chǎn)生參考電壓進(jìn)行比較，供產(chǎn)生單一的參考電流源，以控制輸入/輸出端晶體管的基極電壓及基極電流；本發(fā)明可衍生一組或多組特性相同的定電流源電路，且與參考電流源的電流可呈任何比例的放大關(guān)系，各個(gè)電流源輸出獨(dú)立運(yùn)作而不致相互干擾，并能解決開集極應(yīng)用時(shí)所產(chǎn)生的干擾與電源耗電流極大等問題；又本發(fā)明可配合少部份的額外電路及控制信號(hào)，控制方式及接線可隨各種應(yīng)用而彈性調(diào)整，以嵌入或取代任何傳統(tǒng)電流鏡電路，故為一種性能極佳且應(yīng)用極廣的定電流源電路。
文檔編號(hào)H03F3/34GK1494208SQ0214666
公開日2004年5月5日 申請(qǐng)日期2002年11月1日 優(yōu)先權(quán)日2002年11月1日
發(fā)明者雷家正 申請(qǐng)人:三合微科股份有限公司